[参考译文] LMK04616：LMK04616ZCRT

您好、Moti、

我查看了数据、我们没有使用 CLKin0而不是 OSCin 进行 PLL2零延迟设置的特定零延迟数字。 不过、我们知道在分配模式下 CLKIN 至 CLKOUT 和 OSCIN 至 CLKOUT 传播延迟的差异。 由于 CLKIN/OSCin 延迟之间的唯一差异是进入下游电路的源选择多路复用器的路径、因此延迟差应表示使用 PLL2时的差异。

标称 PVT 下 OSCin 到 CLKout 传播延迟约为3.35ns、而标称 PVT 下 CLKIN 到 CLKout 传播延迟约为2.25ns。 因此、我的预期是 CLKIN 至 CLKOUT 传播延迟将比 OSCIN 至 CLKOUT 传播延迟小大约1ns。

此致、

尊敬的 Derek

感谢您的快速回答。

如果我正确理解您的答案、零延迟会重新连接到所选的输入时钟。

因此、如果我选择 CLKinX 或 OSCin、在零延迟时、所选输入时钟和输出时钟之间的相位将接近0nS。

是真的吗？

此致

Moti Cohen

DSIT

您好、Moti、

是的、这就是想法。 原则上、在零延迟时、所选输入时钟和输出时钟之间的相位将接近0ns。 实际上、输入缓冲器结构、输出缓冲器结构和一些分频器结构存在一些差异、这会导致实际相位偏移从0ns 稍微偏离；但它被调整为接近0ns。

还需要注意的是、输入和输出时钟之间的相位是在相位检测器处测量的。 这意味着、如果使用 R 分频器和 N 分频器(即、如果相位检测器的频率低于输入)、则输入和输出时钟之间可能存在 R 电势相位。 例如、对于122.88MHz 输入、122.88MHz 输出和61.44MHz 相位检测器、可能存在两个有效相位(0°和180°)。 通常在启动过程中、R 分频器、N 分频器和输出分频器都是同步的、因此输入和输出之间的相位对齐设置为0°。 但相位偏移可能会有所不同、例如、如果基准输入时钟丢失了几个周期并且 PLL 失去锁定。

此致、