[参考译文] LMK04828BEVM：TICSPRO 软件配置

您好、Aleena、

我建议在`Set Modes`页面上设置`S单环路0延迟`。 单击此按钮将配置 PLL1断电、并通过反馈多路复用器将 CLKout6或 CLKout8设置为 N 分频器反馈源。 VCO=2400MHz 可实现100MHz 相位检测器和80MHz 输出。 通过将 SDCLKoutY_MUX 设置为`Device Clock`(0x0)、可以将 SDCLKout 输出配置为输出与 DCLKout 输出相同的输出频率。 在所有 DCLK 分频器设置为30且数字和模拟延迟设置为相同设置或禁用的情况下、如果您同步所有 DCLK 分频器、零延迟环路应将它们拉至与100MHz 输入时钟相匹配的可预测相位对齐。

在演示中、我建议切换`User Controls`页面中的`reSET` CONTROL (0→1→0)、然后切换 CTRL+L 以写入所有寄存器(或者您也可以单击等效的工具栏功能)。 您还可以从`File`菜单中将寄存器设置导出为十六进制数据、并将数据保存在建议的寄存器编程顺序中。

此致、

您好、Aleena、

抱歉、我忘记了澄清重要的指令：将 SYSREF 分频器设置为100MHz (24分频)、设置 SYSREF_PD = 0、并在 PLL 页面上设置 FB_MUX 以使用 SYSREF 分频器。 将 N 分频器设置为1。 然后、在 VCO_MUX 被设定为 VCO0时、将 VCO 频率设定为2400MHz。 此外、为了确保 VCO 校准算法正常运行、设置 PLL2_P = 2和 PLL2_N_CAL = 12。 现在、将所有输出分频器设置为30应该会产生所需的80MHz 输出。

使用 SYSREF 分频器作为到 PLL2的反馈路径的优势在于、您还可以配置 SYSREF_MUX、以将同步事件重新计时到 SYSREF 分频器输出的上升沿、该上升沿必须与 OSCin 输入同相。 这样、同步过程就微不足道：

1. 根据需要设置器件时钟上的所有数字延迟(这可能需要进行一些手动调优)、并确保每个时钟的 DDLY_PD 设置为0
2. 为所有输出通道设置 SYNC_DISx = 0
3. 设置 SYNC_MODE = 1 (引脚)、SYSREF_MUX = 1 (时钟恢复同步)
4. 切换 SYNC_POL 0→1→0
5. 为所有输出通道设置 SYNC_DISx = 1、以防止意外的同步事件

此致、