This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/924362/lmx2594-how-state-machine-clk-impacts-on-lock-detect-delay
您好、TI 专家、
从 lmx2594 7.3.2.5状态机时钟的数据表中可以看出、该时钟对锁定检测延迟有影响。它有何影响？
这与 LD_DLY 有何区别？
谢谢。
您好！
我的同事明天会回来。
此致、 Hao
大家好、
状态机时钟将影响 VCO 校准时间、因此会影响整体锁定检测时间。
LD_DLY 是 VCO 校准完成后添加的特定延迟时间、以避免锁定检测电路切换为低电平和高电平。
Noel、您好！
根据数据表、lmx2594的最大基准频率为1400M。 由于某些原因、我的基准必须是1474.56M、 这一点超出了范围、芯片是否正常工作？或者我必须 添加一个额外的分频器、这可能 会使 基准相位噪声恶化。
不建议在超出规格的情况下运行器件。 我想您最好将其分频至低于1400MHz。
如果1474.56MHz 时钟来自时钟器件、则在将其馈送到 LMX2594之前应轻松地将其分频。 分频器将在远端增加噪声(增加本底噪声) 、这对 LMX 来说不是问题、因为环路滤波器带宽小于远端偏移频率。
好的、我明白了。谢谢。
