[参考译文] LMK00804B-Q1：为什么 LMK00804B-Q1数据表建议同时使用串联和并联端接？

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/922527/lmk00804b-q1-why-does-the-lmk00804b-q1-datasheet-recommend-using-both-series-and-parallel-terminations-simultaneously

LMK00804B-Q1的数据表建议在 LVDS 端口上使用单端输入时使用秒电路。 我有两个问题：

1. 当源端已有串联端接时、为什么使用分裂端接？ 如果线路上没有其他残桩或目标(即、它是一个专用的1对1时钟)、那么简单地在源端使用50 Ω 串联端接并跳过分裂端接是否会有任何问题？
2. 是否需要在中偏置负输入引脚上使用外部分压器？ 我猜这是为了降低噪声、但是否有关于跳过这种情况会产生何种影响的任何信息？ 我提出的原因是、我计划将 LVDS 输入用于外部客户输入、放置此 RC 滤波器将阻止我接受 LVDS 输入。