• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 796 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2594：需要双环路 PLL 合成器逻辑支持。 和方框图回顾。

admin
Guru**** 2522770 points
Other Parts Discussed in Thread: LMX2594, LMK04832, LMX2572LP

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/928954/lmx2594-need-support-on-dual-loop-pll-synthesizer-logic-and-review-of-block-diagram

器件型号：LMX2594
主题中讨论的其他器件： LMK04832、 LMX2572LP

你(们)好  


我不熟悉射频。 我正在使用射频 PLL 合成器。
我将 HMC7044 (来自模拟器件)用于我的 ADC、DAC、FPGA 和射频 PLL 基准输入、我希望将 LMX2594与此器件一起用于射频 PLL LO 频率。 因此、我们是否需要额外的 PLL 合成器。 如果是、那么我们是否可以使用双环路 PLL 合成器来实现更好的回路。 建议使用更好的双环路 PLL 合成器及其参考设计。

另请查看与时钟发生器/合成器 hmc7044相连的双环路 PLL 的逻辑。 请建议使用相同 lmx2594的混频器。


如有任何疑问、请告知我。

谢谢

Kaushal。

  • 0
    TI__Guru**** 2522770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Kaushal、

    HMC7044看起来像一个用于3.2GHz 输出的双环路抖动清除器。

    我们有一个称为 LMK04832的类似器件。

    LMX2594具有更高的性能和更高的频率、但输出更少、而且是单环路。

    对于双环路与单环路、通常在输入基准噪声性能较差时使用双环路。  第一个 PLL 在外部 VCXO 的帮助下将其清除、用于驱动第二 个 PLL。   但是、如果输入参考已经是低噪声、那么您可以直接转到 PLL2。

    此致、

    Dean  

  • 0
    TI__Guru**** 2522770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Dean Banerjee

    感谢您的回复和建议的器件型号。  

    如果我想缩短锁定时间、该怎么办？ 我应该使用双 PLL 吗？

    此致

    Kaushal Sharma

  • 0
    TI__Guru**** 2522770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    高斯海

    双环路不会缩短锁定时间。  如果有任何问题、请使其变得更糟。  为了锁定、第一个 PLL 需要锁定、第二个 PLL 需要锁定。  通常、第一个 PLL 设置为不会改变的固定频率、但第二个 PLL 调谐为不同的频率。

    锁定时间主要由 PLL 的环路带宽决定、该环路带宽由外部组件设置。  也是 VCO 校准时间、如果环路带宽非常宽、这也很重要。  在这种情况下、LMX2594具有一些可缩短 VCO 校准时间的功能、使其比 LMK04832更快。

    Dean

  • 0
    TI__Guru**** 2522770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Dean、
    非常感谢您的帮助。 从 FHSS (跳频)的角度来看、哪种设计(单路或双路 PLL 合成器)更好？
    您是否有参考设计和/或推荐器件？
    我们通常按如下方式传输：
    -低于1400 MHz (即使低于920 MHz 也可执行)
    我们的环境非常嘈杂
    我们的 DAC 和 ADC 应该至少具有16位分辨率
    -我们需要在跳频时缩短模拟组件的调谐时间(这是我们目前面临的最大难题)。

    真的感谢你。  我期待您的答复。

    此致

    Kaushal

  • 0
    TI__Guru**** 2522770 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Kaushal、

    我认为、除非您有脏输入时钟(例如、恢复时钟)、否则单环路通常最有意义

    LMX2594是一款非常好的合成器、但您可能还需要考虑 LMX2572LP、它是一款支持快速频率校准的低得多的电流和低成本版本。


    当然、VCO 校准只是锁定时间的一个元素。  实现更宽的环路带宽将有助于缩短锁定时间的模拟部分。

    此致、
    Dean