[参考译文] LMX2594：相位噪声和 Fout 稳定性

admin

Other Parts Discussed in Thread: LMX2594

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/929878/lmx2594-phase-noise-and-fout-stability

器件型号：LMX2594

我们设计了一个收发器系统、其中 LO 由 LMX2594在12.5GHz 输出下生成。我已使用 PLLatinum 仿真工具来设计环路滤波器。滤波器最初设计用于20.833MHz Fosc。输入参考时钟由模拟器件的 HMC7044提供。我们的设计要求将 Fosc 限制为2.604MHz 至100MHz 的整数倍、例如10.433MHz、20.833MHz、41.667MHz 等原理图附在下面-

但是、在实际硬件中、性能不如预期好。有2种类型的杂散：1)载波的偏移约为3kHz、2)载波的偏移约为150kHz。性能的折衷如下所示-

将 Fosc 降至 2.604MHz 可改善150kHz 的偏移杂散、但会降低3kHz 的偏移杂散

2.将 Fosc 增加到41.667可改善3kHz 偏移杂散、但会降低150kHz 偏移杂散。

下面是在 Fosc=20.833MHz 且启用 OSC_2X 的情况下我所指的150kHz 杂散(频率已由我们的 Rx 进行降频转换以适应频谱分析仪范围)-

1.您能否建议一些方法来改善 Fout 相位噪声和性能、例如更好的滤波器和原理图设计或 LMX2594配置中的任何其他设置？

2.在 FPD 和电荷泵电流之前、OSC_2X 倍压器有多大的效率来改善 PN？

Fout 也会随着时间的推移偏离其初始锁定频率。原因是什么？如何改进？

谢谢

Samarth

5 年多前

0 admin 5 年多前

TI__Guru**** 2550750 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Samarath、

一般而言、我认为您最好使用更高的输入频率。这可提供更好的杂散输入压摆率。这就是3kHz 杂散改善的原因。至于150kHz 杂散变差、您是否不能使相位检测器频率保持恒定？如果相位检测器频率降低、则环路带宽较低、这将改善环路带宽外的杂散、但会降低抖动。此外、您还可以尝试将 C15和 C17增加到1uF、看看杂散是否有任何改进。

OSC_2X 倍频器非常有用。虽然它可能会增加1dB 噪声、但较高的相位检测器频率会使您获得3dB 的优势、因此这是一个净增益。

PLL 跟踪输入基准、并且不会漂移。因此、很可能、如果您看到输出频率漂移、则可能是输入基准漂移、PLL 只是跟踪该漂移。

此致、

Dean

0 admin 5 年多前

TI__Guru**** 2550750 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Astrome、

由于 Fosc 是可调节的、我假设您将来自 HMC 的 PLL2输出作为 LMX2594的参考时钟。这不是一个好主意、因为除非您的 LMX 环路滤波器带宽很小、否则 PLL2会给 LMX 增加噪声。我们建议使用 PLL1输出作为 LMX 参考时钟。

关于杂散、我想您可以尝试使用外部纯净时钟源作为 LMX 参考时钟、看看杂散是否消失了。

您的输出为12.5GHz、LMX 的低频参考时钟也不是理想的选择。 N 分频器将非常大、因此 PLL 噪声将不是很好。

OSC_2X 可以在不增加噪声的情况下启动 FPD、这是一种处理低 Fosc 的成熟解决方案。

如果您看到来自 LMX 的频率漂移、则表明它处于解锁状态或参考时钟处于漂移状态。如果漂移温和、HMC 的 PLL1很可能解锁。

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMX2594：相位噪声和 Fout 稳定性