主题中讨论的其他器件: LMH1297
计时团队、
我们的客户使用 LMH1983为 FPGA 和 LMH1297提供时钟。 他们担心抖动,特别是在12G 速率下。 它们希望在148.5MHz 和148.35MHz 之间切换、并最大限度地减少抖动。
我认为实现这一目的的方法是将 PLL2用于148.5MHz、将 PLL3用于148.35MHz、然后使用交叉点进行切换。 是否有更好的方法来实现这一目的、从而更大限度地减少抖动? 禁用未使用的 PLL 会减少抖动吗?
我不认为可以将 PLL2配置为提供148.35MHz。 您能否确认这是否正确?
谢谢、
Darren