请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：CDCLVD2102 你好
您是否有关于器件 CDCLVD2102的通道到通道串扰的信息？
ΔV 线的 ΔT 是什么：5 μ V/μ s 输入边沿速率最小值0.75V/ns
如果输入信号上升时间高于最小值(上升时间较慢)、缓冲器是否会检测到输入信号极性变化？
谢谢
你好
您是否有关于器件 CDCLVD2102的通道到通道串扰的信息？
ΔV 线的 ΔT 是什么：5 μ V/μ s 输入边沿速率最小值0.75V/ns
如果输入信号上升时间高于最小值(上升时间较慢)、缓冲器是否会检测到输入信号极性变化？
谢谢
让我分享有关我的应用的更多详细信息。 我打算将该缓冲器用作 LVPECL 输入和 LVDS 输出之间的电平转换器。 信号是低频选通、类似于 SYSREF。
我的问题是、当一个时钟输入被切换时、为了防止误读、另一个输出可能会在 FPGA 输入中产生错误读数、这可能被识别为逻辑"1"。 因此、只要串扰寄生信号低于 FPGA 中的 VIH 低阈值、就不会出现任何问题。
请参阅随附的图纸：
谢谢