This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2820:LD 信号变为高电平所需的时间过长

Guru**** 2422790 points
Other Parts Discussed in Thread: LMX2820, LMX2594

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/946402/lmx2820-ld-signal-takes-too-much-time-to-go-high

器件型号:LMX2820
主题中讨论的其他器件: LMX2594

您好、PLL 团队、

我们正在尝试使用完全辅助模式来加快 LMX2820的锁定时间。 我们能够做到这一点、但锁定时间不如我们预期的好。 我们观察到、在 VTune 稳定后、锁定检测(LD)引脚进入高电平的时间过长(超过30us)。 我附加了一个示波器屏幕图像。 黄色轨迹线是 Vtune、蓝色轨迹线是从 LD 引脚发出的 LD 信号、绿色轨迹线是写入 IC 的 SPI 数据信号。 为什么 LMX2820发布 LD 所需的时间超过30us? 我们能加快速度吗? 我们使用 了 LD_DLY、但看不到任何差异。  
供参考、我们可以使用 LMX2594实现更快的锁定时间。  

谢谢。

Adnan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Adnan、

    您是否调整了环路滤波器以实现更快的锁定时间? LD_TYPE 设置为什么?

    此外、您从什么频率开始、您将使用什么频率? 这也可能会影响锁定时间。

    谢谢、

    Vibhu

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Vibhu、
    感谢您的快速回复。

    我们获得了随附的5800到5850 MHz 频率转换图。

    LD_TYPE 已设置为1。

    我们没有修改默认环路滤波器。 我们具有与评估板中给出的相同的环路滤波器。 我们的 CP 电流为15mA、PFD 频率为150MHz。 在这些设置下、PLLatinum Sim 报告的环路带宽为318kHz。

    现在我在 PLLatinum Sim 中仿真了这些值、并通过即时 VCO 校准、模拟锁定时间为28.3us。 这与我们测量的值有点接近。  


  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、0dBc、

    很高兴听到仿真与您的测量结果匹配。 您接下来要采取哪些步骤? 我假设您将使用环路滤波器吗?

    请您分享您的仿真、以便我们再对它进行一双眼图分析吗?

    谢谢、

    Vibhu

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    阿德南

    我使用即时校准完成了锁定时间实验、实现了小于13us 的时间、而且锁定检测引脚与此大致相同、当然不是30us 的延迟。  您正在进行完全辅助、这可能有所不同、但我希望您会获得类似的结果。

    我唯一能想到的是确保 LD_DLY=0。

    此致、

    Dean