This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: LMX2595
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/939160/lmx2595-poor-phase-noise
您好！
我观察到、与 EVM 输出相比、电路板中的相位噪声降低了30dB。
下面是 EVM 输出
下面是我们电路板的输出(探测：因此振幅可能不是实际值)
载波周围出现如此高噪声的原因可能是什么？ 对于相同的设置、基准时钟具有70 dBc 以上的噪声。
Allamaprabhu、您好！
您能不能更详细地描述一下 EVM 和电路板之间的设置差异是什么？ 我无法简单地猜测这两个图。
Noel、您好！
我已经通过将 SPI 线路从 EVM 分配到电路板进行了验证、但仍然存在相同的问题、我已完成此操作以确定问题是编程还是硬件实现。
除了元件放置和制造商(所有电容器均来自 Murata)外、EVM 和我的电路板之间没有区别
我的电路板说明：
6层 PCB。 第1层(RF 组件层) 和第2层(RF 接地)之间的 RO4350B 10mil 层压。 L3是电源平面。 L4是数字平面、L5是接地、L6是分立式组件+接地
来自 CDCLVP1102RGTT 差动时钟驱动器的时钟为40MHz。 也尝试使用100MHz 时钟。
顶层
底层
下面是原理图
时钟部分
如果您需要任何其他详细信息、请告诉我。
--
此致、
Allamaprabhu
t
您应该将未50Ω 的 RFoutB 引脚保持悬空、如果您仍然想分流引脚、建议使用交流耦合。
不需要 R82。
不确定、但请尝试将缓冲器输出与 LMX 进行交流耦合。 也就是说、在 R97的左侧再添加两个直流块电容器。
您是否测量了缓冲器输出信号、其相位噪声是否看起来良好？
您是否还可以尝试将缓冲器输出用作 EVM 的参考时钟？
在实验中、我已将 EVM 100MHz 时钟连接到电路板、然后相位噪声得到改善。 另一方面、从我们连接到 EVM 的电路板缓冲器输出到100MHz 时、相位噪声会降低。 因此得出的结论是、我们用于馈入 LMX 的参考时钟具有较差的相位噪声。
请澄清一下、
在 SNAU219A 文档中、参考振荡器要求表下方给出了一个注释、即"从 PLL 噪声降低10dB 将导致噪声升高0.4dB"。这意味着噪声源是指基准时钟？
例如、在 LMX2595数据表6.7部分的图3中、当10KHz 偏移- 105dBc/Hz (大约)时、下降10dB、这意味着参考时钟在10KHz 偏移时应具有-115dBc/Hz 的相位噪声。 如果是这样、PLL 噪声将降低0.4dB、即-105dBc/Hz-0.4=-104.6dBc/Hz。 正确吗？
两者都正确。
非常感谢 Noel 的支持。
t