对于我的应用、我希望将 VCXO 锁定到外部参考时钟(10MHz)。 为此、我需要一个 PFD 来闭合环路。 TLC2932A 似乎合适；它同时具有 PLL 和 VCO、但两者不是内部连接、因此我可以只使用 PFD。 但 TLC2932A 的状态是 NRND。 是否有任何其他器件具有 PFD、我可以将其与外部 VCXO 配合使用？
尊敬的 Mike：
如果您只需要一个工作频率为10MHz 的相位检测 器、那么专业逻辑子标题下会隐藏一些 PLL。 CD74HC297可能是一个有希望的候选器件、它包括 XOR 和边沿控制相位检测器(以及一些其他数字 PLL 器件、您的应用可能会忽略这些器件)。 诚然、数据表对典型现代 LVCMOS 电压下的频率范围存在问题、但我希望在3.3V 时可以实现10MHz。 逻辑 PLL 上的相位检测器规格是传播延迟和上升/下降时间、因此我不会期望出色的性能、但如果您只需要一个频率锁定、就足够了。
为了获得更高的性能、您可能最终需要支付更多的费用、或者需要对 PLL 进行编程(因为 TI 的大多数 PLL 现在都是可编程的)、或者同时对二者进行编程。 CDCM7005是一款(昂贵！) 用于需要 SPI 接口进行配置的外部 VCXO PLL 的选项。
根据您的应用、可能有更好的选择。 您能告诉我有关系统时钟树的更多信息吗？ (编辑：我认为我看到了一些关于您在下面的 E2E 主题中尝试做什么的讨论... 仍然想知道您的时钟树中是否有其他可能受替代方案支持的内容。)
此致、
Derek、您好、我已经附上了我想要实施的基本方框图。 我需要的唯一输出是10MHz。 从器件中有一个 FPGA、它可以从10MHz 输入中获得我需要的任何其他时钟频率。
感谢您指出专用逻辑页面。 我知道 CD4046、但不知道 HC/HCT/LV 逻辑系列中有更新的高速版本。 如果它们足够快、那么它们可能是完美的。
CD74HC297对我而言是新手。 看起来 ECPD 是一个基于 JK-FF 的相位解码器。 但这可能足以与 VCXO 配合使用。
这些部件中是否有电流源电荷泵输出？ 否则、我可能必须在 PFD 和 VCXO 之间使用有源滤波器。
