This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/938738/cdcs501-could-cdcs501-provide-the-stable-100mhz-clk-output
您好、先生、
我们的客户有一个简单的应用、他们需要我们的 CDCS501来提供稳定的100MHz CLK 输出。
您能否共享基准电路来实现它？ 如果是、输入范围如何？
请提供建议、期待收到您的意见。
谢谢、
乔治
尊敬的乔治：
恐怕没有任何参考原理图、但您可以参考数据表中的引脚说明来了解如何连接引脚。 它应该非常简单明了。 输入频率范围为40至108MHz。
此致、 Hao
您好 Hao、
CDCS501 是否更像缓冲器而不是发生器？
我们的客户需要从3.2MHz 的输入重新生成 CLK、输出变为100MHz。
如果 CDCS501不适合他们的应用、您是否可以推荐其他候选人？
是 CDCS501是一个带有 SSC 发生器的时钟缓冲器。 这是什么 EE、为什么输入频率低至3.2MHz？
如果不需要噪声性能、则可以推荐使用 CDCE913。
