你好。
请告诉我电路设计是否正确
在图1中、我想设计 TPL5110、通过按住按钮15分钟来启动计时器、并在晶体管打开时按相同按钮来关闭计时器、延迟/
M_DRV 未激活。 下面的电路是否正常工作？ 按下按钮时启动计时器是否会出现问题、因为延迟/引脚会出现高电平
M_DRV 和 DONE (您是否需要22 Ω 电阻器)？
图2中显示了该电路的第二种实现
图1.
图2.
您好 Ildar、
据我所知、没有具有指定切换功能的 TI 计时器。
一个简单的选择是使用 TPL5111 (与 TPL5110相同、但 DRV 极性反相)和 D 触发器作为计时器供电切换控制。 如果在定时器激活且 DRV 为高电平时按下此按钮、则 DFF 状态将切换为低电平、定时器将关闭、并且电力输送将停止。 如果在计时器断电且 DRV 为低电平时按下按钮、则 DFF 状态切换为高电平、计时器将恢复供电。 它将开始运行15分钟。 如果在定时器通电并完成时按下按钮、则 DFF 状态不会改变、但定时器的电源、停用的功率传输 FET 和按下按钮的组合会重新激活 M_DRV。 0.01µF μ F 电容器在 DFF 上设置初始状态、但这也可以通过使用具有异步预置/清零功能的器件和 RC 电路来实现。 我还绘制了具有按钮去抖的电路、因为输入应用于计时器以外的器件。 一个可使用的示例 DFF 器件是 SN74LVC1G80；一个示例3输入与门是 SN74LVC1G11。
另一种实现方案使用多路信号分离器和一些集电极开路逻辑来在 TPL5110上实现类似的结果。 如果在计时器处于活动状态时按下按钮、则多路信号分离器设置为路径0、这会将 VDD 应用于 DONE 输入、导致 DRV 变为高电平。 只要 VDD 保持在 DONE 引脚上、N 沟道 MOSFET 就会在路径0上锁定多路信号分离器。 释放按钮后、多路信号分离器会通过 μ 10kΩ 转换到 DRV 路径1。 当在定时器完成时按下按钮时、会向 M_DRV 施加信号以触发手动单次触发、并将 DRV 拉至低电平。 只要 VDD 保持在 M_DRV 引脚上、二极管就会在路径1上锁定多路信号分离器。 释放按钮后、多路信号分离器通过 μ 10kΩ 转换到路径0、再转换到 DRV。 如果计时器自然到期、则多路信号分离器会通过 DRV 引脚设置为路径1至10kΩ。 100Ω、开关去抖动有助于保持多路信号分离器上的状态、但可以使用二极管替代 Δ I。 可使用的一个示例多路信号分离器 IC 是 SN74LVC1G3157。
从概念上讲、您的要求构成了一个三态系统。 您可以绘制状态和状态转换图、确定所需条件、也可以绘制自己的电路。 该电路的实现成本可能更低或组件数量更少、但这是一个很好的入门指南。
此致、
