[参考译文] LMK04828：LMK04828振动时的本底噪声问题

admin

Other Parts Discussed in Thread: DAC39J82EVM, LMK04828

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1161865/lmk04828-lmk04828-noise-floor-issue-on-vibration

器件型号：LMK04828

您好、Timothy T / e2e.ti.com/.../4798065

我们还会在 DAC39J82EVM 和定制板上观察到 e2e.ti.com/.../lmk04828-phase-noise-vibration 上的相同行为。

我们在该板的 Y1和 CLKOUT (DCLK6)上看到了这一点。

我们在 VCXO、LMK CLK 输出和 DAC 输出的定制板上观察到相同情况。

使用的 VCXO： V7223T-100.0M 和 CVPD-922。在我们观察到的两个 VCXO 中。 VC 引脚在此问题中是否起作用？

我们已经尝试更改了降低 PLL1 PFD 和电荷泵电流增益、并尝试在 PLL2模式下运行、但我们仍然观察到电路板上或附近发生的任何振动或风扇导致的本底噪声问题。

我们感谢您的建议。

1 年多前

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、

等待您的回复

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Lakshminarayana、

我相信、您在双 PLL 模式下操作器件、并在 CLKin0/1输入端馈送外部基准输入。

本底噪声变化问题可能是由于基准不良、并且没有适当的 PLL1环路滤波器带宽。我建议为 PLL1提供低噪声基准输入或优化 PLL1环路滤波器(降低 BW)、以忽略 PLL2输出端的外部基准信号的影响。

除此之外、可能还需要验证 VCXO 在电路板振动或由于风扇而产生的性能。

谢谢！

此致、

Ajeet Pal

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、

感谢您的回答。

我们在具有单个 PLL2模式和板载 CMOS VCXO CVPD-922x-122.88MHz 器件的 DAC 评估板 DAC39J82EVM 中观察到此问题。

连接一个卡夹以供您参考。

e2e.ti.com/.../VID_2D00_20221017_2D00_WA0003-2.mp4

我们已经尝试使用双 PLL 模式、使用来自信号发生器的干净时钟、我们仍然观察 LMK 输出端的振动噪声。

我们在具有单 PLL 和双 PLL 模式的定制板上观察到同样的问题。

谢谢。

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您是否能够绕过 VCXO？也就是说、直接为 OSCin 提供干净的122.88MHz 输入？我知道 CVHD-950-122.88不适合振动、我认为 CVPD 可能与之类似。

请注意、在单个 PLL2模式下运行时、如果 VTune 浮动、则可能也会导致噪声问题。最好强制使用 VTune。

[引用 userid="513399" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1161865/lmk04828-lmk04828-noise-floor-issue-on-vibration/4371141 #4371141"]我们已经尝试使用双 PLL 模式、使用来自信号发生器的干净时钟、我们仍然观察到 LMK 输出端的振动噪声。

这不会影响 VCXO 的振动效应。

73、
Timothy

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Timothy T

您是否建议使用低温瓶的任何替代部件、这些部件有利于振动并具有良好的相位噪声？

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好、Timoothy、

等待您的反馈、

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Lakshminarayana、

我尚未对不同的 VCXO 进行振动测试、但我认为封装越小越好。更低的频率也更好、因为石英更厚。

我认为 Epson VG-4513CA/CB 很好。该器件的数据表建议其具有出色的抗振性、并对其进行了规格... 1.6ppb/G @ 20Hz 至200Hz。正如我所记得的、该器件非常适合相位噪声性能。 https://www5.epsondevice.com/en/information/technical_info/pdf/pb_vg4513.pdf

然而、从那时起、Epson 可能具有一些更好的部件、以提高性能。现在我看一下 DigiKey、这个 VG-4513似乎已经停产... VG7050CDN 可能已替代此... 还有 LVDS 和 LVPECL 选项、它们很好、可与我们的差动输入配合使用。

请注意、最佳相位噪声通常与最小的拉入范围相关联。

73、
Timothy

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、

感谢您的回答。

对于 LMK 输入、您建议哪一个更好？ LVCMOS、LVPECL 或 LVDS 输入？选择的最佳相位噪声分量。

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我可能会为本底噪声和差分输入选择 LVPECL (更适合串扰)。 LVPECL 具有更大的摆幅、通常 VID = 800mV 与 LVDS、通常 VID = 350mV 至400mV。

由于摆幅较大、CMOS 还可以提供良好的性能... 但是、您还需要使用分压器将3.3V 电压转换为低于2.4Vpp。请注意相对而言、如果您考虑 VID = 800mV 的 LVPECL、则它的相对摆幅为1.6Vpp、小于 CMOS 的可执行摆幅。

此外、VCXO 输出的底限不一定会因最终性能而产生巨大影响、但可能会产生一些影响。如果您有 VCXO 的相位噪声图、则可以使用 PLLatinumSim 工具将其作为基准噪声跟踪加载到 LMK04828的 PLL2中、并比较性能差异。

73、
Timothy

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、

感谢您的回答。

有关 LVPECL CLK 输入的另一个问题、

为什么 TI 建议在 LVPECL 输入端放置两个交流电容而不是单个交流电容、

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

驱动器附近的输出电容器用于提供来自 LVPECL 的交流耦合输出。如果不存在这些电阻器、则发射器电阻器(在本例中为240欧姆)与100欧姆负载并联。这会降低其电阻。如果您进行数学运算、它在240欧姆的电阻与100欧姆的并联条件下工作、会产生有效的120欧姆的发射极电阻器。这不一定是坏的、但您将消耗更高的电流。

接收器上的电容器是为了在输入上实现偏移偏置、以防止在没有时钟时发生抖动。例如、如果您移除这些电容器、100欧姆电阻会使偏置崩溃、然后 LOS 等功能将不起作用、因为输入端会发生抖动。如果这对您来说还可以、那么您可以取下接收器上的盖子。

当然、如果您同时移除这两者、则可能会出现共模电压问题、具体取决于您的接收器。

73、
Timothy

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、

感谢您的快速响应。

因此、LMK 输入端的交流耦合电容器将始终存在偏移。正确吗？失调电压是多少？ 1.2V？

您在对 VCXO 查询的事先响应中建议使用 VCXO VG-4513CA 或 VG7050CDN。但是、振动电阻仅在20–200Hz 范围内显示。它们在2KHz 振动时是否能更好地工作？ TI 的 LMK 是否用于测试此组件？

这些数据如果经过测试、可能对我们有用。

问题2：

有关 LMK 输入时钟标准正弦波的一个问题(即 LVPECL 单端输出)。
主器件 LMK 将为我们多个 LMK(主器件和从器件 LMK)系统中的所有从器件 LMKs 提供时钟输入。通过 SMA 连接器、主器件发送 LVPECL 输出、而从器件仅接收中的单端时钟。
因此、只有 LVPECL 的 P 输出将连接到主设备上的 SMA 连接器、而该单端 P 输出正弦波将连接到从设备。 LVPECL 的负输出将在主器件端接50欧姆的端接、如下图所示、

谢谢。

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、

等待您的回复。

谢谢。

0 admin 1 年多前

TI__Guru**** 651100 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

[引用 userid="513399" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1161865/lmk04828-lmk04828-noise-floor-issue-on-vibration/4378676 #4378676"]因此、LMK 输入端的交流耦合电容器将始终存在偏移。正确吗？失调电压是多少？ 1.2V？[/报价]

您是直流偏置的一部分、我指的是每个输入的直流偏置略有不同、因此它们不会抖动。

[引用 userid="513399" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1161865/lmk04828-lmk04828-noise-floor-issue-on-vibration/4378676 #4378676">您在对 VCXO 查询的先前响应中建议使用 VCXO VG-4513CA 或 VG7050CDN。但是、振动电阻仅在20–200Hz 范围内显示。它们在2KHz 振动时是否能更好地工作？ TI 的 LMK 是否用于测试此组件？[/quot]

我们尚未测试过 VCXO 的振动。我想、如果在20Hz 至200Hz 范围内更好、那么在2kHz 频率下也可能更好。 VCXO 供应商是对此进行主要测试的人员。

请将单独的问题发布到单独的主题帖中。

73、
Timothy

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK04828：LMK04828振动时的本底噪声问题