This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCI6214:一些基本操作问题

Guru**** 633810 points
Other Parts Discussed in Thread: CDCI6214, CDCE6214
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1164388/cdci6214-some-basic-operational-questions

器件型号:CDCI6214
主题中讨论的其他器件: CDCE6214

适用于 CDCE6214和 CDCI6214。
假设 REFSEL =高电平并且 PRIREF_P/N 是我们使用 LVCMOS 输入时钟的输入。
您能确认以下内容吗?

1) 1) PRIREF_N 应直接连接到 GND? 还是应该通过电阻器下拉? 推荐值...?

2) 2) SECREF 未使用、因此两个 SECREF_P/N 引脚都应保持悬空。 是吗?

3) 3)对于 CDCI6214、我们希望 HCSL 50Ω 端接电阻器尽可能靠近33Ω Ω 电阻器、对吧?
我之所以提出这一要求、是因为我们的 AM65xx PCIe 参考设计就是这样设计的。TMDX654GPEVM 1L PCIe/USB3.1 PCB 布局

此致、
Darren

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Darren、  

    正确、未使用的输入应连接到 GND。  

    正确、如果未使用 SECREF 的两个引脚、它们应该保持悬空。  

    正确、对于 HCSL、将其放置在靠近驱动器的位置。  

    此致、  

    维森特  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Vicente:

    还有一点...我注意到 CDCx6214的正常模式输出阻抗典型值为28Ω Ω。
    如果我们尝试设计50Ω Ω 单端阻抗(LVCMOS)、我们不希望串联电阻为22Ω Ω、而不是33Ω Ω?

    此外、50Ω 我们需要将 Δ I 端接电阻器靠近驱动器吗?
    此 E2E 博文提到、如果布线较长、那么将其靠近接收器可以提高性能。
    https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/950646/lmk00334-how-to-terminate-50ohm-at-hcsl-operation-dc-coupling 

    我认为、由于这些是 PCIe 时钟、因此它们通常用于高密度 BGA 型处理器。 因此、很难将端接放置在接收器附近;因此、目标是使走线保持较短、并使端接保持在驱动器附近。 不过、将它们放置在更靠近接收器的位置有助于减弱远端的反射;但是否存在折衷?

    我的意思是、μ 50Ω 不仅有助于防止反射、还提供驱动器所需的电流路径、对吧?
    如果它们距离过远、也会导致传播延迟和压降(电流必须流经整个走线)...?

    这种理解是否正确?

    此致、
    Darren

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Darren、  
    正确、LVMOS 的正常模式输出阻抗通常为28欧姆。 如果您尝试设计与50欧姆传输线路匹配的输出 LCMOS 迹线、则串联电阻应为22。 请注意、LVCMOS 通常具有高阻抗、  我们甚至不需要串联电阻。 这就是慢速模式具有80欧姆典型输出阻抗的原因。 在这种情况下、由于阻抗已经高于50欧姆、您不再需要串联 Rs 电阻器、我们可以直接将驱动器连接到接收器。

    在接收器附近需要50欧姆端接的原因是为了实现信号完整性。 如果驱动器附近有50欧姆端接、则波形信号完整性在整个布线中都很好。 而如果您将50欧姆端接放置在接收器附近、则波形信号完整性仅在布线的末尾处良好。 实际上、让50欧姆端接更靠近驱动器是 PCIe 应用的首选。  

    LVCMOS 中的50欧姆电阻可防止两个器件之间的反射。 假设输出阻抗仅为17欧姆、您需要一个33欧姆的串联电阻、因此它会增加多达50欧姆、从而防止驱动器和接收器之间来回发生反射。  

    此致、  

    维森特