[参考译文] LMX2572：如果内部端接被禁用、则执行 OSCin 输入自偏置其共模电压。

admin

Other Parts Discussed in Thread: LMX2572, LMX2572EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/767691/lmx2572-do-the-oscin-inputs-self-bias-their-common-mode-voltage-if-the-internal-termination-is-disabled

器件型号：LMX2572

我将 LVDS 时钟源与 LMX2572进行交流耦合。可以使用 IPBUF_Term 位来打开和关闭 OSCin 引脚的内部端接。

从数据表表表表133可以看出、当端接被启用时、它会将共模电压设置为 Vt 但是、如果内部端接被禁用(IPBUF_TERM=0)、LMX2572仍会将其输入自偏置为 Vt 的共模电压什么电压是 VT？

6 年多前

0 admin 6 年多前

TI__Guru**** 2589280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Simon、

您无需为此引脚提供直流偏置电平；它是自偏置。我认为实际电压电平是 Vcc/2。

此致、
Dean

0 admin 6 年多前

TI__Guru**** 2589280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Dean：

感谢您的快速回复。但是、LMX2572的行为与数据表不同。
如果差分端接被启用(IPBUF_TERM=1)、P 和 N 桥臂似乎在0V (而非 Vcc/2)的共模电压下终止。这意味着当应用时钟时、引脚将摆动到低于 GND。这是可以接受的、正确的吗？
如果差分端接被禁用(IPBUF_TERM=0)、OSCIN_P 上的共模端接大约70mV 至400mV、OSCIN_N 端接在230mV。即 P 和 N 之间的不同共模电压、导致占空比失真。
这是在 TI LMX2572EVM 上交流耦合电容器的 LMX2572侧观察到的。
与数据表相比、输入缓冲器结构是否有更多详细信息？

谢谢、
Simon

0 admin 6 年多前

TI__Guru**** 2589280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Simon、

您使用了哪种输入配置(SE 或 Diff 输入)？

0 admin 6 年多前

TI__Guru**** 2589280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我正在使用 LVDS 时钟源、因此我选择了 LMX2572上的差分输入(IPBUF_TYPE=0)。

我很想使用内部端接、这似乎会将50R 端接至 P 和 N 上的 GND (而不是 Vcc/2)。这会导致施加时钟振幅时引脚摆动至低于 GND。这是可以接受的吗？

0 admin 6 年多前

TI__Guru**** 2589280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Simon、

50R 端接至 GND。终止后、我们有交流耦合电容和内部偏置、然后再进入差分驱动器。将不会出现占空比失真。

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMX2572：如果内部端接被禁用、则执行 OSCin 输入自偏置其共模电压。