[参考译文] CDCE925：采用+/-50ppm 晶振、符合+/-100ppm 规格

admin

Other Parts Discussed in Thread: CDCE925, SN65LV1224B

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/767319/cdce925-meeting-a--100ppm-spec-with-a--50ppm-crystal

器件型号：CDCE925
主题中讨论的其他器件： SN65LV1224B

大家好、

我的客户有兴趣将 CDCE925与 SN65LV1224B 搭配使用。 SN65LV1224B 对时钟输入有+/-100ppm 的要求。因此、他们希望了解 CDCE925是否起作用：

时钟发生器是另一个 TI 部件、CDCE925PWG4、用于驱动3.3V 线路。其驱动晶体为27MHz、具有50ppm 规格、因此使用一半的容差预算。周期到周期抖动是我们确定时钟发生器芯片产生的噪声量所需的数字、它以时间表示(输出 Y3为60-100ps)，因此我需要深入研究代码，以了解我们如何配置该频率，然后才能知道小数噪声是多少。我还需要添加峰间周期抖动吗？ (我们正在使用全部五个输出—“1 PLL”与“2 PLL”线路是否相关？)

感谢您的见解。

此致、

~John

6 年多前