请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMX2592 我设计了一个 FPGA SPI 接口来连接到 LMX2592。 在执行读取周期时、如果在 CLK 信号的上升沿或下降沿更改 MUXout 引脚上的寄存器数据输出、则 LMX2592数据表不会清零。 数据表中仅显示"将从第9个时钟开始输出回读串行数据"。 "寄存器读回时序图" (图21) 似乎表明数据在第8个 CLK 周期的下降沿发生变化、这与文本明显相矛盾。 是否有人可以澄清？
