• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 429 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCVF2505：延迟时间设置

admin
Guru**** 2540720 points
Other Parts Discussed in Thread: CDCVF2505

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/768579/cdcvf2505-setting-for-delay-time

器件型号：CDCVF2505

你(们)好

我对 CDCVF2505有疑问。
延迟时间的调整能力如第11页的图10所示。
我可以通过增加 CLKOUT 的容量来使延迟时间为2nsec 或更高吗？
是否存在最大延迟时间？ 是否可以根据容量为任何值设置更长的延迟时间？

此致、
石田山

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Ishiwata、您好！

    1、100 MHz 是不可能的。 图 10显示了100MHz 的示例。
    100MHz 周期为10ns。 从数据表"7.7开关特性"中、我们知道在"CL = 25pF、VDD = 3.3V±0.3V 时、TR/TF 最大值可以达到2ns
    "。 我们可以认为、yx 时钟波形已成为类似于三角形的波形。 因此、25pF 负载是100MHz 应用的最大限制。

    2、频率越低、延时越长的机会越大、Yn 上的垃圾电容越大、CLKOUT 上的垃圾电容就越大。

    3、除了 yx 延迟外、我们还可以考虑容性负载的 CLKIN 延迟。 但它会降低抖动性能。

    4、TI 不保证其使用超出规格。

    希望您可以找到一种折衷方法、为您的应用获得2ns 的延迟。

    此致、
    肖恩
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Shawn - San

    很抱歉耽误你的联系。
    感谢您的回答。

    我还有一个问题。

    当 Yn = 3pF 且 CLK = 60MHz 时、延迟时间是多少？
    我无法理解我检查了数据表。

    CLKOUT 引脚的电容是否可以保证-2ns 或更高的延迟
    当 Yn = 3pF 且 CLK = 60MHz 时？

    此致、
    石田山
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你(们)好

    我没有回应。
    请回答。

    此致、
    石田山
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Ishiwata、您好！
    当 Yn = 3pF 时、CLKOUT 有一个更大的电容负载、Yn 输出将早于 CLKOUT。
    对于60MHz 时钟、周期为1/60MHz = 16.7ns。 更早的1.4ns 看起来像延迟16.7ns 至1.4ns = 15.3ns。

    此致、
    肖恩