[参考译文] LMX2572LP：VCO4异常行为

Boris、

VCO4和 VCO3之间的环路带宽可能存在差异。 VCO4的调谐电压可能接近电源轨。 确保您的校准设置正确。 实际上、请尝试设置 CAL_CLK_DIV=3、看看这是否有用。 它会减慢 VCO 校准速度。

此致、
Dean

您好 Dean。

感谢您的回答。

我已经尝试过您关于 CAL_CLK_DIV=3的建议、但没有效果。

此外、我还检查了我的频率范围中的其他频率。 所有已降至 VCO4的频率(145... 162 MHz)具有相同的高杂散和本底噪声。 我可以在 VCO4范围的边界附近使用其他 VCO (VCO3和 VCO5工作正常)、但只能使用 VCO4合成大量频率通道。  

也许您还有其他想法我可以尝试吗？

请注意、即使在主机 I2S 保持活动状态时 FSK_EN = 0、也可以看到相同的图片(请参阅图片)。 8在我的第一个帖子中)。

VCO4似乎无法与 I2S FSK 正常配合使用。

可以检查一下吗？

非常尊重

Boris

 

Boris、

根据 lmx2572杂散特性、VCO3和 VCO4之间的杂散非常相似； 在2dB 以内。

您是否偶然使用了 TICSPro？  如果是、您能否保存文件并发布、以便我们尝试复制此文件？

如果没有、您能否提供输入基准频率和寄存器设置(首选十六进制格式)？

此致、
Dean

您好 Dean

是的、我使用 TICSPro、文件已附加。

但我必须指出的是、只有在使用 FSK I2S 时才会注意到这种奇怪的 VCO4行为。

如果我断开或关断主机 I2S 引脚、噪声图看起来与使用的每个 VCO 完美、包括 VCO4。

但是、如果这些 I2S 引脚已连接且处于活动状态-噪声和杂散会变得很糟糕(仅当使用 VCO4时、无论 FSK_EN 位如何)。

我使用文件中的 TICSPro 和调制参数：每个符号一位、符号速率= 9600、采样率= 230.4kHz (每个符号24个样本)、偏差= 3.6kHz、数据模式= PN9、采用高斯整形(BT=0.45)。

非常尊重

Boris

 P.S. 我附加了.ZIP 文件，因为该板不允许附加 TICSPro 文件(.TCS):)

e2e.ti.com/.../l2572lp.zip

Boris、

我获得了文件并将其锁定、看起来正常、但正如您所说、我需要连接 I2S 引脚。 我仍然需要弄清楚如何做到这一点。

此致、
Dean

您好 Dean。

如果只使用信号发生器在 I2S 引脚 FS (SysRefReq)上生成方波、则可以看到 VCO3和 VCO4之间的差异。

我在实验中发现了这一差异、并附上了图片(我使用了192kHz 左右的方波、 2.6V p-p 至 I2S 引脚 FS)

FSK_EN 位不会影响这些杂散。

实际上、您可以将该信号连接到任何 I2S 引脚以实现相同的效果。

真诚地尊重

Boris

Boris、

我们能够在 EVM 上重现此问题。 我们的杂散为-60dBc、输入电平为8dBm。

我没有发现任何可编程设置会对这产生更好的影响。 如果我使用 INPIN_FMT 进行修整并设置为 LVDS、我可以使该值更差10 dB、但找不到更好的方法。

我看到的唯一一点是、减小该振幅对杂散有直接影响；如果我将192kHz 输入信号的振幅减小5dB、杂散会下降5dB。

我可以在 VCO3和 VCO4之间切换、VCO4会出现杂散、但 VCO3不会出现杂散。

我只能猜测解释原因、但如果 VCO 内核3电感器更接近芯片布局上的 SysRefReq 引脚、我不会感到意外。 不过、这只是一个猜测。

此致、
Dean

您好 Dean。

感谢你的帮助。

根据数据表、I2S 信号必须介于1.8V 和3.3V 之间、因此杂散无论如何都将过高。

如果我理解正确、您会回答-我的问题无法解决。
如果是-因此、当频率范围下降到 VCO4时、意味着无法使用 LMX2572LP、并且计划使用 FSK I2S。

你会给我什么建议？
TI 是否会解决这个问题、并将发布"Rev. “B”的时间？
我应该等待这种情况、还是应该搜索其他产品？

真诚地尊重
Boris

Boris、

我不是有关 LMX2572LP 的 I2S 和 FSK 调制的专家、上周有几个人外出。
如果我们幸运的话、有人会有一个我没有想到的绝妙想法、因为我认为我们没有任何针对这个芯片的修订版 B 的计划。

此致、
Dean

您好 Dean。

好的、让我们等待一个新的想法、我真的希望这些人在返回时能够找到一些权变措施解决方案。
感谢您让他们了解问题。

真诚地尊重
Boris