[参考译文] LMK04828：相位噪声问题

Kevin、

好的、听起来就像相同的输入参考和类似的设置、但区别在于 FPGA 的编程。
假设您正在进行相同的编程、那么它可能与该编程的时序或写入速度有关。

这些器件具有 VCO 校准功能、可查找 VCO 的最佳内部设置。 但是、如果在器件上的 LDO 稳定(从冷启动)之前或在输入参考稳定之前完成此校准、则 VCO 校准可能会返回不良结果

两个注意事项：
对合成器进行编程时、是否确定 LDO 和输入基准当时保持稳定？
2.您是否尝试了双写操作以查看问题是否会消失？ 如果是、则表示存在时序问题。

此致、
Dean

1、在对 FPGA 进行编程之前、电路板已通电几分钟、因此 LDO 已稳定(此时我们将使用 Vivado 手动对 FPGA 进行编程)。
2.尚未尝试双倍写入、但我们正在读回寄存器值以验证写入 LMK 的所有值是否与读回的值相匹配。 到目前为止还不错。 SPI 时钟的编程速度约为2.5MHz。

我还应该注意的是、两个运行不正常的 LMK确实 报告了 PLL2已锁定(正在读取寄存器值)、这是奇数、因为 CPout 和输出端的相位噪声很大、 我看不到它如何被锁定。  

Kevin、

这个 VCO 需要校准、校准在器件内部、并由将0x168寄存器编程为任意值的操作触发。 该校准会搜索大量频带并确定正确的频带和振幅； 所有这些都是器件内部的。   为了使此校准有效、器件的内部 LDO 需要保持稳定、并且需要锁定 PLL1。  尽管电源是稳定的、但我不知道所有内部 LDO 的默认上电复位状态是否已加电； 我们的许多其他器件情况并非如此。  另一个问题是、如果 VCO 校准在 PLL1被锁定之前运行。  在这种情况下、它可能会校准到错误的频带并卡在那里。  请注意、当您读回寄存器时、无论校准是否成功、都会得到相同的结果。

要测试该理论、请至少等待10ms、然后再次将寄存器0x168编程为相同的值、以重新激活 PLL 的 VCO 校准、从而解决该问题。  如果这可以解决您的问题、则指出写入器件的时间。  如果不是、它是其他的东西。

此致、
Dean

Dean、
我们使用单环路0延迟设置、因此 PLL1断电。 我们仅使用 PLL2、我们将参考电压馈送到 OSCin 引脚中、如文章中包含的原理图图像所示。 那么、在本例中、您说的内容是否仍然适用于 PLL2？ 我将使用寄存器0x168尝试您的建议。

如果我们将0x0F 写入0x168、则不会发生任何情况。 我们在信号源分析器上至少无法检测到任何内容。 如果我们将0x00写入0x168、则会得到不同的系统配置(如下所示)、但是输出时钟大约为297MHz、PLL2未锁定。 如果我们在此时将0x0F 写回0x168、PLL 锁定、相位噪声图回到所有失真状态。 我们注意到 DAC 锁定寄存器始终为低电平-但不知道这意味着什么。 我还探测了 IC 上的所有电压引脚、没有看到两个可正常工作的 LMKs 和两个不起作用的 LMKs 之间存在差异。 引脚上唯一的区别是时钟输出上的抖动和 CPout 行为。 问题可能是什么？ 如果散热焊盘未正确焊接、情况是否如此？ 或耦合到特定引脚的噪声？

Kevin、

当您写入寄存器0x168时、请将上次编程时使用的值写入该寄存器、而不是写入0x0。

执行此操作时、您应该得到相同的频谱、但如果不是、则表示 VCO 校准发生了什么情况。

我不是这个器件的超大家庭、但我认为这也许表明 PLL1未被锁定。

此致
Dean

Dean、
我认为您误解了我的上一篇文章。 我们使用我们首先编程的值0x0F 写入0x168 -正如您所说的那样。 但是、这一点没有任何作用-至少我们在 E5052A 上无法检测到任何情况。 那么、为了有趣、我们在0x00中进行编程、以查看它是否会响应。 正如您回忆之前的帖子所述、PLL1未被使用、因此它不会被锁定、也不需要被锁定。