• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 447 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04000：lmk04000bise

admin
Guru**** 2589280 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/769092/lmk04000-lmk04000bise

器件型号：LMK04000

大家好  

在我的设计中、我将 LMK04000BIISE PLL 时钟调节器用于我的 ADC 输入。  我现在面临的问题就是这个

时钟输出(CLKOUT1和 CLKOUT2)、从100Mhz 的基准输入 VCXO 配置为125MHz 的输出。 我得到的输出偏移为120.05MHz、而不是输出端的125MHz

甚至稳定。 但是、为了确认这个问题、我已经使用与另一个电路板(相同设计配置)相同的代码配置进行了测试、结果表明工作正常。  

输出时钟响应：

预期 (MHz) 测量  值(MHz)
125.   120.05
102.4   100.04.

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Vengatesh、

    据我所知、通过测试两个采用相同配置的电路板、您已将软件作为一个问题加以解决。

    我对您的预期/测量时钟频率感到困惑。 无法同时获得125MHz 和102.4MHz。
    *这些不同的编程配置吗？ 我有一种肯定的感觉。
    *我注意到它们具有不同的 ppm 误差...
    >表示120.05 MHz、即-39600 ppm。
    >表示100.04 MHz、即-23047 ppm。

    我有几个调试项目可供您选择：
    *对于 PLL1 (PLL_MUX = 0x0E)和 PLL2 (PLL_MUX = 0x03)、LD 引脚上的锁定检测报告是什么？
    *您能否测量不工作电路板上 CPout1和 CPout2引脚的电压？ 这些不应被拉高或拉低。

    另一个调试项要查找某些信号可能不符合预期的位置、请在 PLL_MUX =以下值时测量 LD 引脚输出频率。
    * 0x16、PLL1_R 应为 VCXO 频率/PLL1_R / 2。
    * 0x14、PLL1_N 应为 VCXO 频率/PLL1_N / 2。
    * 0x0B、PLL2_R 应为 VCO 频率/PLL2_R / 2。
    * 0x09、PLL2_N 应为 VCO 频率/PLL2_N / 2。

    *您能否还检查 LDObyp1引脚(引脚9)和 LDObyp2引脚(引脚10)的电压。

    73、
    Timothy
  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    HII Timothy

    感谢您的宝贵建议  

    刚才只有我看到了你的答复  

    我将根据您的意见立即开始调试、我将很快向您提供结果。

    非常感谢

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    HII Timothy  

    根据您 的调试建议  

    我已经尝试了您建议的两种方法

    第一个：  (PLL_MUX = 0x0E)和 PLL2 (PLL_MUX = 0x03)的 LD 引脚报告为0

    第二件事是非工作板的 CPOUT 1和 CPOUT 2的电压输出：

    CPOUT 1 = 0.027V

    CPOUT 2 = 1.292V

    此原理图随附回复、供您参考

    此外、LDObpass 1电压输出为2.55V、  而 LDObpass 2电压输出为1.608V


    谢谢你

     

     

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Vengatesh、

    Timothy 将在本周的剩余时间内离开、所以我将对此进行拍摄。

    根据您的电荷泵电压、PLL1似乎未锁定。 这意味着您的100MHz VCO 频率可能比预期的频率低一些。

    当您对 PLL2 (我认为 PLL2_N)进行编程时、VCO 将进行校准、但如果输入基准为低电平、结果也是如此。

    该器件可能具有2.5V 内部内核、因此2.5V LDO 输出听起来不错。 此外、一些 VCO 具有特殊输出、另一个 LDO 输出低于1.6V。因此、我觉得这些 LDO 读数非常高效率。

    总之、我认为 PLL1 VCXO 频率可能低于100MHz、因为调谐电压接近0V 轨、这将会降低 PLL2。

    此致、
    Dean
  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    HII Banerjee

    您 的建议对我有很大的指导 、我想知道 PLL1的内部电荷泵是否 已损坏。

    为了验证这一点，我将 PLL1_CP_GAIN 寄存  器编程为111b，该寄存器对应于400微安的电荷泵电流(较早时配置为100微安)，并且 CPUOUT1的输出电压保持不变(0.027V)。 因此、我怀疑内部电荷泵已损坏。 为了确保这一点、我验证了与另一个电路板相同的东西(工作正常)、CPUOUT1电压输出为1.42V。

    如果您对此以及任何其他建议提供反馈、我会更高兴、因为我在过去1周一直在对此进行调试。

     我和最后我想知道是否必须更换 PLL IC (如果需要)。

    谢谢你

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Vengatesh、

    要检查电荷泵、我会尝试将其压入电源轨。

    有两种方法可以实现此目的：
    方法1：对 PLL1_N 分频器进行编程、使 VCO 达到1MHz 和5GHz。 这会将其压至电源轨。
    方法2：切换 PLL1_CP_POL 位。 这应该会使它跳转。

    除了芯片问题之外、这可能还包括电荷泵对地短路或未连接环路滤波器。

    此致、
    Dean
  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Banerjee

    最后、我更换了 PLL 芯片、但更换芯片后、输出仍然是相同的情况、输出仍然是120.05 MHz、没有改善。

    Timothy 的答复

    另一个调试项要查找某些信号可能不符合预期的位置、请在 PLL_MUX =以下值时测量 LD 引脚输出频率。
    * 0x16、PLL1_R 应为 VCXO 频率/PLL1_R / 2。
    * 0x14、PLL1_N 应为 VCXO 频率/PLL1_N / 2。
    * 0x0B、PLL2_R 应为 VCO 频率/PLL2_R / 2。
    * 0x09、PLL2_N 应为 VCO 频率/PLL2_N / 2。

    我对 Timothy 刚才的回答有疑问：如何检测 LD 引脚输出的频率  

     

    谢谢你

     

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Vengatesh、

    [引用用户="Dean Banerje">方法1：对 PLL1_N 分频器进行编程、使 VCO 达到1MHz 和5GHz。 这会将其压至电源轨。
    方法2：切换 PLL1_CP_POL 位。 这应该会使其跳转。[/quot]

    根据 Dean 的评论、您是否发现 PLL1 CP 电压通过以下任一方法变为高电平？

    [引用 USER="Timothy T">我对您的预期/测量时钟频率感到困惑。 无法同时获得125MHz 和102.4MHz。
    *这些不同的编程配置吗？ 我有一种肯定的感觉。
    *我注意到它们具有不同的 ppm 误差...
    >表示120.05 MHz、即-39600 ppm。
    >表示100.04 MHz、即-23047 ppm。[/引述]

    您能不能就您在测量期间[同时]输入和输出[预期/测量]的频率提供更多建议。  您提供的表格仍然让我有点困惑。  您能否确认输入/输出/测量频率的输出？

    [引述 user="Vengatesh Devarajan"]我对 Timothy 先前的回答有疑问：如何检测 LD PIN 输出的频率 [/引述]

    您是否尝试对这些值进行编程、但没有从 LD 引脚获得输出？  工作板上的行为是否相同？

    [引用用户="Vengatesh Devarajan"]

    第一个：  (PLL_MUX = 0x0E)和 PLL2 (PLL_MUX = 0x03)的 LD 引脚报告为0
    第二件事是非工作板的 CPOUT 1和 CPOUT 2的电压输出：

    CPOUT 1 = 0.027V
    CPOUT 2 = 1.292V

    [/报价]

    令我感到困惑的是、CPout2没有被牵引、但 PLL2 LD 也很低。

    ----

    正如 Dean 提到的、LDObyp1和 LDObyp2的电压听起来是正确的。  另一项用于检查直流电平。  您能否告知电容器 IC 侧 CLKinX 和 OSCin 的直流电压？  我记得、它们应该大约为1.5 ~ 1.8V。 从原理图中、我无法告诉您的电路输入连接、请注意、它们应该针对 OSCin 和 CLKIN 进行交流耦合。  不同之处在于、当针对 MOS 的 CLKinX_BUFTYPE 模式控制位被置位时、CLKIN 可以接受一个3.3V CMOS 信号。

    73、
    Timothy