[参考译文] LMK04828：输出频率变化

admin

Other Parts Discussed in Thread: LMK04828, LMX2582

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/769694/lmk04828-output-frequency-variation

器件型号：LMK04828
主题中讨论的其他器件： LMX2582

您好！

我使用 PLL LMK04828通过25MHz 的 CLKIN 频率和100MHz 的外部 VCXO 生成175MHz。此175MHz DCLKout 已作为 LMX2582 PLL 的输入、用于生成3500MHz。

在 PLL 锁定状态下、我在 LMK04828 PLL 的输出端仅观察到173MHz DCLKout、而不是175MHz。但 LMX2582 PLL 不会使用此173MHz 输入锁定。

在此、我随附了 LMK04828配置和 LMX2582配置文件。

请澄清将输出频率调整为恰好高于175 MHz 的频率？

6 年多前

0 admin 6 年多前

TI__Guru**** 2553450 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Santhana、

我看不到附件。

如果173MHz 稳定且您尝试将 LMX2582锁定在它、则它应该会锁定、但您会期望输出频率按173/175倍的比例缩放。但是、如果您在173MHz 稳定之前对 LMX2582进行编程、然后173MHz 信号稳定、则 LMX2582将失锁。

因此、我怀疑、当不对 LMX2582进行编程时、173MHz 不是稳定的。

VCXO 实际频率是多少。例如、如果 PLL1未锁定且 VCXO 实际运行频率为100 x 173/175 = 98.85MHz、这将说明一切。在任何情况下、您都需要确保 PLL1处于锁定状态。

此致、
Dean

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK04828：输出频率变化