[参考译文] LMK04816：如何同步两个 LMK04816芯片的输出？

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/768754/lmk04816-how-to-synchronize-the-output-of-two-lmk04816-chips

我尝试了以下方法：
使用分频器将输入时钟连接到 CLKin1 (FBCLKIN)和 CLKin0。 使用0延迟模式、并选择 FBCLKIN 作为反馈。 结果是输出时钟可与输入时钟保持稳定同步、并且输出信号和输入信号之间的相位差在每次上电后都是随机的。 这是否意味着反馈模式无法同步两个芯片？
(数据手册 P31-P33)两个芯片都处于 SYNC_POL_INV=1状态、等待 SYNC 引脚在高电平后输出时钟。 使用同一 FPGA 同时向两个芯片发送同步信号、结果并不理想。 图中的分配路径时钟是否是芯片 PLL2的内部 VCO？ 这种方法是否可行？