This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCLVP111-SP:什么是"打开输入默认状态"数据表第1页上列出的功能?

Guru**** 2386600 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/797335/cdclvp111-sp-what-is-open-input-default-state-feature-listed-on-datasheet-pg-1

器件型号:CDCLVP111-SP

数据表第1页提到了"打开输入默认状态"功能。  数据表中从未在其他地方解释过此功能。  此功能是什么?  此功能是否意味着即使所选输入保持开路、输出时钟也会默认为特定状态?

我们计划使用可选输入特性来切换将由 CLK0或 CLK1输入驱动的器件输出。  CLK1输入将由 LVPECL 源驱动。  但是、我们的应用要求在时钟接收器件未通电的特定时间禁用'111时钟输出。 我们的计划是在这种情况下选择"未驱动"CLK0输入、假设这会导致在这种情况下固定(非开关)时钟输出、然后由时钟驱动器输出上使用的交流耦合电容器阻止。  因此、我们想知道如何终止"未驱动"CLK0输入。  如果我们使用数据表图13中的两对戴维南端电阻器端接 CLK0输入、则产生的 VID 电压将为0V、因为每个 CLK0_P/N 引脚上的 VT = 2.0V、并且我们板上没有用于驱动 CLK0的差分驱动器。 相反、要在 CLK0输入上获得有效、固定的 VID 电压、我们应使用 Thevevin 对将 CLK_P 拉至2.0V、将 CLK_N 拉至1.3V、从而产生有效、固定的 VID = 0.7V (PG6上大于0.5V 的最小 VID 规格)。 此分析是否有意义?  "打开输入默认状态"功能是否以任何方式影响此分析?

谢谢、Ted  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    pp1上的这条语句是指器件为每个具有弱上拉/下拉电阻器的差分输入提供的内部偏移、如 pp1上的方框图所示。 因此、对于任何未驱动的输入、引脚可保持"断开"状态、而无需担心输入振荡并导致输出振荡。

    谢谢
    Christian
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    非常感谢 Christian 的快速响应。 因此、当 CLK0输入都保持开路时、CLKP0上的内部弱75k 下拉电阻将被拉至低电平(0V)、而 CLKN0上的内部弱37.5k 上拉电阻器/50k 下拉电阻器将 CLKN0设置为~1.9V (假设电源为3.3V)。 这似乎会导致 VID 为~1.9V、超出数据表 pp6中指定的0.5V 至1.3V 的有效 VID 范围。 我缺少什么?

    再次感谢、Ted
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    这正是问题的关键。 VID 的规格定义了正常运行所需的输入电平。 如果输入未使用、就像在这种情况下一样、不意味着正常运行。 因此、只要输入端的直流电平满足-0.3V 至 VCC+0.3V 的绝对最大规格、就不会损坏器件。

    谢谢
    Christian