This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04610:输出快速锁定配置

Guru**** 2513185 points
Other Parts Discussed in Thread: LMK04610, LMK04828

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/795124/lmk04610-output-fast-lock-configuration

器件型号:LMK04610
主题中讨论的其他器件: LMK04828

大家好、

客户希望在有输入时实现快速锁定。 根据下面的频谱分析仪、当 LMK04610锁定在122.88MHz LMK04610输出时钟122.88MHz 时、REF CLK 时钟相对于 PLL1的相位仍在变化、相对稳定需要大约5秒。

1.我可以在这个应用中使用 PLL 快速锁定功能吗?

2、为什么我们需要5秒才能锁定、而 LMK04828则需要5秒  

3.当我增加锁周期时、锁定时间会减少、我可以使用它吗?

4图2是我尝试实现最低相移的最佳情况、有什么方法可以改进它?

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Jeff:

    您希望它锁定到输入时钟的速度有多快?
    请注意、PLL1的环路带宽非常小、PLL1的锁定时间将非常长。 理论上、PLL 的模拟锁定时间大约等于4 /环路带宽。 对于20Hz 环路带宽、锁定时间为200ms。 但是、如果 FPD >>环路带宽、则会发生周期差异、这将极大地影响锁定时间。 在本例中、我相信 FPD 超过1MHz、因此将发生周期滑动。 因此、锁定时间为几秒并不令我感到意外。 LMK04828也会发生同样的情况。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    实际上、客户关心输入和输出之间的相位漂移。 需要稳定的相位差。 这意味着、我需要增加环路带宽并减小 FPD 以提高性能?

    此外、我想知道以下选项有助于减少循环滑动。
    PLL 快速锁定功能
    2增量锁解码 CYC-cnt
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    要增加锁周期,CYC-cnt 可以避免在循环稳定之前报告错误的锁定状态。 请附加您的 TICS Pro .TCS 配置文件。 我们可以保存或加载。 TICS Pro 提供的 TCS、并检查可以优化哪个寄存器。