[参考译文] PLL 性能仿真和设计手册中的 PLL 问题-第5版

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/796317/question-about-pll-from-pll-performance-simulation-and-design-handbook---5th-edition

您好！

我在这本书的 http://www.ti.com/general/docs/lit/getliterature.tsp?baseLiteratureNumber=snaa106&fileType=pdf 上学习、我对第1章第5页的书中第三段的解释有疑问。我不明白如何获得上述的输出频率范围、有人能告诉我这方面的步骤吗？

根据我的理解、

VCO=4-5GHz、Div 1=1-20；因此频率覆盖范围应为200MHz-5GHz

除以1和除以2、频率范围变为100MHz、5GHz？

继续除以 Div 3=1-32；频率范围=3.125MHz-5GHz

这与书中提供的内容不同。我是否遗漏了任何内容或对此做出了错误的假设？

谢谢。

6 年多前

0 admin 6 年多前

TI__Guru**** 2595805 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

我与作者交谈、我们都同意频率范围的数字不正确。

对于 VCO=4-5GHz：

分压器	最低频率	最大频率
1	4GHz	5GHz
2.	2GHz	2.5GHz
3.	1.33GHz	1.66GHz
4.	1GHz	1.25GHz

从4分频开始增加、每个分频器的频率范围是连续的或重叠的。书中这一段的目的是为了说明频率范围受限的 VCO 也可以与分频器一起使用、以生成连续频率范围、但在 VCO 频率和最终连续范围之间将存在频率"孔洞"(分频器和 VCO 组合无法生成所需频率的区域)。本示例中的漏洞介于2.5GHz 至4GHz、1.66GHz 至2GHz 以及1.25GHz 至1.33GHz 之间。这与之前段落中的 VCO 形成对比、VCO 的范围为2GHz 至4GHz、可生成持续输出频率、直至达到最大 VCO 频率。

总结：对于调谐范围等于最小频率的 VCO、可以使用分频器实现最大 VCO 频率和最小 VCO 频率之间的任意频率除以最大分频器值。同时、对于调谐范围小于最小频率的 VCO、可实现连续频率的范围将小于最小 VCO 频率、并且连续频率范围和最小 VCO 频率之间将存在一个或多个频率间隙。

我们将尽快更新手册、以更正范围并阐明本段的意图。感谢您的关注！

此致、

0 admin 6 年多前

TI__Guru**** 2595805 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

非常感谢您提供的信息。感谢您的解释。

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] PLL 性能仿真和设计手册中的 PLL 问题-第5版