• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 234 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] NE555：Vout 和电源之间的延时时间

admin
Guru**** 2382480 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/793056/ne555-time-delay-between-the-vout-and-power-supply

器件型号：NE555

大家好、  

NE555D 用于设计可实现如图所示的可稳态运行的电路。 当 Vcc 通电时、OUT 引脚变为高电平。 我的问题是：

输出变为高电平和 Vcc 上电之间的时间延迟是多少？ 它与器件的传播延迟非常相同。

谢谢、致以最诚挚的问候！

Hao

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Hao、

    输出应在传播延迟内或立即为高电平。 由于"C"从0V 开始、第一个输出高电平时间将更长。 以下输出高电平时间从1/3 Vcc 时的"C"开始
  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ronald、

    谢谢！ 数据表中的图8具有传播延迟。 "触发脉冲的最低电压电平"是什么意思？

    谢谢、致以最诚挚的问候！

    Hao

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Hao、

    此图表假设采用方波输入信号、因此最低电平为 VIL、电压输入低电平。 对于 A 稳态设置、触发器会随时间推移而下降、因此响应使用曲线的范围、而不仅仅是一个点。

    对于非常低的频率、开关在0.33时发生、因为电压下降非常缓慢、但长传播延迟无关紧要。
    对于低频、当电压缓慢下降时、开关恰好低于0.33、但较低的电压会改善传播。
    对于中等频率(<10kHz)、当电压下降得更快时、开关会在0.3附近发生、但更低的电压会改善传播。
    对于更高频率(>10kHz)、开关发生在0.3以下、简单数据表公式将显示比实际结果更快的结果、因为计时器现在通过了1/3、2/3阈值、这会增加充电和放电时间。