• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 170 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE62002：当输入为37.125MHz (LVCMOS)、输出为74.25MHz (LVDS)、ICP=3.0mA、BW=663.145kHz 时、如何估算相位噪声

admin
Guru**** 2528480 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/792686/cdce62002-how-can-i-estimate-the-phase-noise-when-the-input-is-37-125mhz-lvcmos-output-is-74-25mhz-lvds-icp-3-0ma-bw-663-145khz

器件型号：CDCE62002

在数据表中、仅列出 30.72MHz 外部基准的相位噪声、当输入为37.125MHz (LVCMOS)、输出为74.25MHz (LVDS)、ICP=3.0mA、BW=663.145kHz 时、如何估算相位噪声

谢谢

  • 0
    TI__Guru**** 2528480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、黄

    遗憾的是、我们没有工具来估算该器件的相位噪声。 在您的应用中、如果 VCO 也约为1.9GHz、则可以假设相位噪声与数据表表表1中的数字相似或略有改善。
    否则、您可以选择 PLLatinum Sim 支持的另一个器件。