请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LMK04828 主题中讨论的其他器件： ADS54J60EVM
我们正在使用 具有 LMK04828器件的 ADS54J60EVM。 我们需要将 LMK 器件配置为根据125MHz 传入时钟生成时钟、然后通过 EVM 上的连接器 J6为器件提供时钟。 目标是按照 LMK 器件的数据表中所述、在级联0延迟双环路模式下运行器件。 最终目标是实现从输入到输出时钟的确定性相位。 PLL2锁定、在那里没有问题。 PLL1永远不会锁定、这就是问题所在。 已检查传入时钟、 该时钟出现在 ADS54J60EVM 的 J6上。 LMK 器件输出正确的时钟、但由于 PLL1从未锁定(并且可能永远不会为 PLL2生成实际的时钟输入)、因此它们显然不具有与传入时钟对应的确定性相位。 大家可以看一下我们的 LMK04828B TICSPro 配置文件吗？也许可以帮助我们了解我们是否错误地配置了 PLL1？
