请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：CDCE906 主题中讨论的其它部件：CDCI6214、 CDCE925
我需要生成四个可由微控制器在500kHz 至1MHz 范围内编程的独立时钟频率。 这适用于锁入式设计、 因此、输出是驱动和基准、只要单个通道在短时间(毫秒)内不会发生太大的漂移、如果它随时间漂移一点点或精度低、就不应显著影响应用的性能。
我的计划是将芯片的输出放入计数器、以便在需要时降低输出频率、并且使时钟尽可能接近50%对称占空比、 因此、唯一的负载是我的计数器芯片的输入、它生成真实的缓冲输出时钟信号。 这些信号都将位于3.3V 电源域中。
我查看了一些其他芯片、例如 CDCI6214、但它们的数据表非常复杂、我没有清楚地了解芯片的最佳选择是什么、或者如果另一种时钟合成方法更有意义的话。
此 CDCE906芯片是否推荐用于此类应用？ 我的读数是、我需要提供一个27MHz 晶体、并确保 PLL 为 VCO 产生至少80MHz 的频率、然后我可以将其除以输出端1-127之间的任何整数、然后将其馈送到我的计数器、使其降至500kHz-1MHz 范围、 如果需要更高的精度、我可能会使用 PLL 分频比来改变 VCO 基频。
这是否意味着、如果我配置 N/M 分频器以便 PLL 以80MHz 运行、我可以通过2分频计数器生成2MHz、1.860MHz、1.739MHz 和1.600MHz、从而获得1MHz、930kHz、870kHz 和800kHz 的参考时钟？ 然后、我可以将其保存到 EEPROM 中、并将其保留在存储器中以生成这些频率、直到通过 I2C 进行更新？
感谢您的帮助、请告诉我您是否会推荐其他器件。
