[参考译文] LMX2572EVM：LMX2572全辅助校准锁定时间远长于数据表中的声明-有时为&gt；1ms

您好 Jason、

如果执行完全辅助、则无需对 R0进行编程(以启动校准)、除非需要更改 R0中的其他一些位。  

由于您只想更改频率、因此无需写入所有寄存器。 在您的示例中、您只需要更新 N 分频器和三个 VCO 参数。

使用 LD 引脚测量锁定时间不够准确。 我们以前使用能够测量频率与时间的测试设备来测量锁定时间。  

在您的示例中、还有两个因素会误导您测量的锁定时间。

TICS Pro 将 LD_TYPE 默认为"VTune 和 VCOCA"。 也就是说、只有在 VCO 校准完成且 VTune 电压处于特定范围内时、锁定检测才会变为高电平。 在完全辅助的情况下、您不需要校准(但您确实对 R0进行了编程以触发校准)、因此此锁定时间测量无效。  

此外、LD_DLY 默认为1000。 这是 VCO 校准完成后添加的延迟。 锁定检测无法在延迟结束前更改其状态。  

简而言之、您得到了类似的"锁定时间"、因为这是 VCO 校准所需的时间+预定义的延迟时间。

在此示例中、建议的编程顺序为：

编程 R16：VCO_DACISET
 2.程序 R19：VCO_CAPCTRL
 3.编程 PLL_N
 4、程序 R8：VCO_DACISET_FORCE=1；VCO_CAPCTRL_FORCE=1
 5、编程 R20：VCO_SEL；VCO_SEL_FORCE=1 (您可以跳过此步骤、因为 VCO 内核根本没有变化)

Noel、您好！

非常感谢。

我没有任何能够输出频率与时间间关系的测试设备-寄存器110中的 Rb_LD_VTune 字段是否能很好地指示锁定情况、或者在完全辅助模式下这种情况是否无效？

数据表的版本是否高于 RevB？ 从当前数据表中、这一点都不清楚

另外：在编程序列中

编程 R16：VCO_DACISET
 2.程序 R19：VCO_CAPCTRL
 3.编程 PLL_N

是否必须在 VCO DAC 和 CAP 写入之后出现 PLL_N 晶振？

如果 VCO 内核发生变化、这是否必须最后发生？  

对于更宽范围内的频率开关、我需要写入更多寄存器- chdiv、PLL_NUM、PFD_DLY_SEL 等

您是否对整个器件范围内的完全辅助编程序列有更完整的描述？