• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 294 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] WEBENCH®︎工具/LMX253115EVAL：限制环路滤波器设计中的 BW、且相位噪声高于预期。

admin
Guru**** 2390735 points
Other Parts Discussed in Thread: LMX2531, CODELOADER
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/822078/webench-tools-lmx25311515eval-limiting-bw-on-loop-filter-design-and-higher-than-expected-phase-noise

器件型号：LMX253115EVAL

工具/软件：WEBENCHRegistered设计工具

从修改的 LMX2531评估板获取干净的 Fout 时遇到一些问题(将 BOM 从 LMX2531LQ1570E 更改为 LMX2531LQ1570E)。 我不知道我的问题是不是来自硬件方面的、而是我设置编程的方式。

我目前正在使用 CodeLoader4对器件进行编程、并使用 PLLatinum/Webench 计算滤波器参数。

我已经尝试过来自不同来源的几个参考频率、它变得更好、但与我在 Pass 中使用的该系列的其他器件不同。

此致、

Diana

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Diana、

    您能更详细地描述一下您的问题和配置吗？

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

     早上好、Noel、

    感谢您的支持。

    我看到我测量的 LMX2531 1515的经修改的评估板的相位噪声性能下降

    起点：

    我 正在附加 Codeloader 4应用程序中的设置、但在大多数情况下、我使用与评估板文档相同的环路滤波器、同时启用内部滤波器。 二阶解调器、频率为33.696MHz。 Pdet 为1.053MHz (32分频)、电荷泵增益为16X (1.44mA)。

    此时、相位噪声仍比评估板文档显示的高20dB。

    我尝试了其他以10MHz (参考 SigGen)作为 OSC 频率的实验、相位噪声比 使用晶体更差(10到15 dB 差)。

    最后、我想设计一个比参考设计更宽的环路滤波器(60kHz)、但 PLLatinum/WebBench 提供的可能解决方案使情况变得更糟。 此时、我想让参考设计正常工作、请访问 there.e2e.ti.com/.../TO-TI-Forum.zip

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Diana、

    配置中存在几个错误。

    正常运行时、R5、REG_RST 不应为1。  

    2.未正确选择 R6中的正确 XTLSEL。 该值应与您的 OSCin 频率匹配。

    此外、还应使 R7、XTLDIV 与您的 OSCin 频率相匹配。

    在性能方面、默认环路滤波器的设计是针对 FPD = 10MHz、环路带宽约为8.1kHz。 现在、您的 FPD 仅为1.053MHz、尺寸是前者的9.5倍。 因此、环路带宽将变为大约8.1/9.5 = 852Hz。  

    如果您需要宽环路带宽、则应使 FPD 更高。 在这种情况下、您可以设置 R=2、因此 FPD=16.848MHz。 您应该考虑使用二阶滤波器。 也就是说、禁用内部3极和4极环路滤波器。

    例如、保留原始 EVM 环路滤波器值并启用内部环路滤波器极点。 只需设置 R=2并锁定到所需的频率。 现在环路带宽约为25kHz、带内相位噪声应降低。

    BTW、从不使用 SigGen 输出的射频10MHz、该时钟是脏的。 您可以使用 SigGen 后面板上的10MHz 参考输出、该信号是纯净的。  

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、

    感谢你的答复。 我想我在将 PLL 置于复位状态后保存了该文件。 所有其他点均有效。 我使用的是 SigGen 背面的10MHz 参考。

    Fdet 上的增加量。 对相位噪声有很大帮助。 感谢您帮助我们理解这一点。

    但是、对于滤波器、您是否建议禁用 集成器件的二阶(从评估版开始)、或从头开始设计？

    在我们关闭 TT 之前、我将设计一个、并在以防万一的情况下通过您运行它。 我想确保我对我想要实现的目标有正确的限制。

    Diana

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../TI-Forum.zipI随附二阶滤波器的以下设计：

    PLLatinum 的输出

    Diana

  • 0
    TI__Guru**** 2390735 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Diana、

    您希望器件提供什么频率？ 1579.5MHz 还是1500MHz 左右的多个频率？

    在1579.5MHz 时、第二个设计的环路带宽变为68.8kHz。 杂散没有问题。  

    但是、在1500MHz 下、您可能会遇到杂散问题。 尝试不同的抖动设置以减少杂散。 请注意、启用抖动时、相位噪声可能会变得更糟。