This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04610:为 PLL1和 PLL2选择正确的环路带宽

Guru**** 2553260 points
Other Parts Discussed in Thread: LMK04610

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/819369/lmk04610-selecting-correct-loop-bandwidths-for-pll1-and-pll2

器件型号:LMK04610

尊敬的 TI:

我已成功使用 TICS Pro 与您的评估板和我的板上的 LMK04610进行通信。  我想您可以忽略我以前的帖子、我认为我关闭了这些帖子。

我将 LMK04610用作抖动清除器和时钟发生器。  我使用的是100MHz TCXO 和100MHz VCXO。  我想在200MHz 时钟上在80MHz 带宽上实现75-100fs rms 抖动。  唯一的问题是正确设置 PLL1和 PLL2环路带宽。  我有用于作为 PLL1基准的 TCXO 的相位噪声与偏移频率、但我没有用于确定其噪声基座高度的 PLL1品质因数。  同样、我需要 PLL2中使用的 VCO 的相位噪声与偏移频率以及 PLL2的品质因数。  我认为、借助所有这些信息(数据表中没有这些信息)、我可以适当地选择 PLL1和 PLL2带宽。  我已经阅读了 Timothy Toroni 关于为 PLL 选择环路带宽的论文。

我是否位于正确的轨道上、或者数据表中是否有足够的信息来选择环路带宽?

如果你回答这一要求,你的回报将是我让你平静安宁。

谢谢、Jeff

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Jeff、

    我不确定 PLL1 FOM 是否重要... 您提到需要在80MHz 带宽上的200MHz 时钟上具有75到100fs rms。  初始集成范围是多少?  12 kHz、100 Hz、 其他?

    假设您还拥有 VCXO 的相位噪声信息?  这比 TCXO 更加重要。

    通常、对于抖动消除功能、PLL1相位噪声规格并不重要、因为您不会尝试优化环路带宽、只需将其设置为窄。  例如、使用 PLL1工具将20Hz 设置为所需的环路带宽、然后计算并应用滤波器。  请注意、VCXO 噪声除 TCXO 外也非常重要。

     *出于好奇、TCXO 和 VCXO 噪声在多大偏移处交叉(当相位噪声标准化为相同频率时)?

    在优化时、您是否有任何相位噪声测量设备可供测试?  或者、您可能正在使用 ADC、您可以使用干净的模拟输入测量性能?

    我发现、如果对 PLL2采用纯净的基准、将 PLL2_PROP 值最大化为63将获得最佳的相位噪声性能。  在本例中、我使用了 PLL2_INTG = 4。

    73、
    Timothy