[参考译文] CDCLVP1216：CDCDLVP1216直流耦合

admin

Other Parts Discussed in Thread: CDCLVP1216, DS90LV110T, CDCLVD1216

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/820743/cdclvp1216-cdcdlvp1216-dc-coupling

器件型号：CDCLVP1216
主题中讨论的其他器件： DS90LV110T、 CDCLVD1216

您好！

下面让我确认一下。

*当用户在直流耦合的情况下使用此器件时，用户应如何终止输出侧？

根据 CDCLVP1216的数据表、有一个有关直流耦合的图(图12)。在这种情况下、似乎不需要输出端接。

在本例中、输出为 LVPECL (CDCLVP1216)、输入为 LVDS (DS90LV110T)。另一方面、根据 DS90LV110T 的数据表、似乎需要输出端接(请参阅 DS90LV110T 数据表的图12)。

那么、在这种情况下、您能否确认用户应该如何终止 CDCLVP1216的输出端？

此致、

4 年多前

0 admin 4 年多前

TI__Guru**** 1110140 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您可能会考虑 CDCLVD1216。 CDCLVD1216具有与 CDCLVP1216相同的封装、引脚布局和功能、不同之处在于它具有 LVDS 输出而非 LVPECL。

如果您仍然希望使用 CDCLVP1216、则可以使用 DS90LV110T 数据表中图12或图13中的电路来连接 LVPECL 输入。

DS90LV110T 数据表的图12显示了 DS90LV110T 输入接收器中集成的100 Ω 电阻器、但该器件似乎没有集成的差分端接。我认为它应该是外部的。如果您需要 DS90LV110T 的其他支持、请提交新帖子、负责的专家可以解答您的问题。

此致、
通道

0 admin 4 年多前

TI__Guru**** 1110140 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Lane-San、

感谢你的答复。

用户应使用哪个值作为下拉电阻器？(150欧姆或其它电阻器？)

您的假设是正确的。我问过 CDCLVP1216。

此致、

0 admin 4 年多前

TI__Guru**** 1110140 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

对于具有直流耦合的 CDCLVP1216、请使用图12a 或图13a 中的电路。

此致、
通道

0 admin 4 年多前

TI__Guru**** 1110140 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Lane-San、

DS90LV110T 具有较大的共模输入范围。因此用户需要衰减。但是、根据数据表、该器件似乎没有内部端接电阻器。

连接 DS90LV110T 时、DS90LV110T 的输入端接 100欧姆。因此、LVDS 输入端没有连接到 GND 的电流路径。

因此、我认为用户需要在 LVPECL 侧添加到 GND 的电流路径。我要问的是、用户应该在信号路径和 GND 之间添加电阻器的值。

此致、

0 admin 4 年多前

TI__Guru**** 1110140 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

再次感谢您的讲解。我上次的回答不正确、图12A/13a 中的电路将无法正常工作、因为 DS90LV110T 是 LVDS 输入、而不是 LVPECL 输入。很抱歉造成混淆。

从 LVPECL 转换为 LVDS 时、典型电路如下：

将150 Ω 电阻器放置到 CDCLVP1216输出端的 GND 以实现偏置。
在150欧姆之后、将一个70欧姆的电阻器与迹线串联以衰减摆幅。
在 DS90LV110T 输入端、将交流耦合电容器放置在100 Ω 外部端接之前、以便您可以移动接收器的共模偏置。
使用电阻分压器在接收器上生成公共偏置。对于 DS90LV110T、使用 Rtop = Rbottom = 5K Ω

但愿这对您有所帮助

此致、
通道

0 admin 4 年多前

TI__Guru**** 1110140 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Lane-San、

感谢你的答复。

>将150 Ω 电阻器放置到 CDCLVP1216输出的 GND 以进行偏置。

>在150欧姆之后，将一个70欧姆的电阻器与线迹串联，以衰减摆幅。

上述两个差分引脚是否都有项目(用户需要向 P 和 N 添加150欧姆电阻) ？

此致、

0 admin 4 年多前

TI__Guru**** 1110140 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

正确、请对 P 和 N 引脚执行此操作。

此致、
通道

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] CDCLVP1216：CDCDLVP1216直流耦合