请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:LMK04832 尊敬的所有人、我正在尝试设计 基于 LMK04832的时钟发生器、外部参考频率范围为 120~150 MHz、 是否可以将 VCO 与第一级 PLL 配合使用以实现灵活的时钟方案?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
GaN 您好、
PLL1不是一个很好的独立 PLL、它对于在基准脏污或相位检测器频率不能很高时为 PLL2提供低相位噪声基准很有用。 如果您的外部基准具有低相位噪声、则将 PLL2用作独立 PLL 更有意义、因为 PLL2具有两个集成的 VCO、并且可以选择使用外部 VCO 来实现灵活计时。 PLL2还可以访问时钟分配分频器、而 PLL1需要外部连接来分配输出。
我建议将 PLL2与内部 VCO 或外部 VCO 结合使用、以实现灵活的时钟方案。
此致、