• 状态 Resolved
  • 已锁定 已锁定
  • 回复 15 回复
  • 订户 0 订户
  • 视图 507 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2595EVM：IBS

admin
Guru**** 2390755 points
Other Parts Discussed in Thread: LMX2595EVM, LMX2594, PLLATINUMSIM-SW, LMX2595

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/804011/lmx2595evm-ibs

器件型号：LMX2595EVM
主题中讨论的其他器件： LMX2594、 PLLATINUMSIM-SW、 LMX2595

尊敬的 TI：

我们需要从 LMX2595EVM 生成0.5GHz 至18GHz 的射频信号、环路带宽为280kHz、100MHz 参考输入和200MHz PFD。 我们的频率输出步长为1MHz。 此外、我们还需要实现100dBc @ 100KHz 偏移相位噪声

当我们以非整数配置(如4001MHz 或17999MHz 等)检查输出时、我们将得到整数边界杂散。  

通过减少电荷泵、我们能够减少这种 IBS 杂散、但它会降低较高频率下的相位噪声。 因此、我们只需在15mA 电荷泵电流和200MHz PFD 下运行。

我们的输出可在0.5GHz 至18GHz 频段以200us 的开关速度进行调优。 因此、我们无法不断更改输入倍频器和分频器以减少 IBS 杂散。

是否有任何其他解决方案可以减少此 IBS 杂散。

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Pradeep、

    LMX2594 EVM 默认滤波器旨在实现整数模式下的最佳抖动。 但是、如果使用分数模式、则可能需要更窄的环路带宽。 对于整数边界杂散、有以下缓解技术：

    1.更改输入乘法器
    2.更改 MASK_SEED
    3.更改 mash_order
    4.优化环路滤波器
    5.确保输入基准具有良好的压摆率。

    对于项目1、2和3、我首先要做的是在 ti.com/tool/PLLATINUMSIM-SW 上尝试我们的 PLLatinum Sim 工具。 这将对杂散及其根机制进行仿真。 它对可编程输入多路复用器噪声、MASK_SEED 影响、MASK_ORDER 和设计进行建模、并模拟环路滤波器。

    例如、您可以更改输入乘法器、但这确实会增加很多 PLL 相位噪声、因此请注意这一点。

    MASK_SEED 也会影响杂散。 最佳种子值特定于每个分次、PLLatinum Sim 可对此进行预测。 现在、对于 MASK_SEED、这是200个不同的值、但您可能只能针对10个最坏情况分数执行该操作。

    调制器阶数也会影响杂散水平

    PLLatinum Sim 也是一款用于环路滤波器设计的强大工具、可帮助您真正获得最优化的滤波器。



    此外、有时整数边界杂散可能是由环路周围的串扰引起的、如果是这种情况、降低环路带宽不起作用。 出于诊断目的、请尝试将电荷泵增益从15mA 降至12mA、再降至9mA、再降至6mA 至3mA。 您可能会发现、最初减小电荷泵电流会改善杂散、但超过某个点后、这将不再有用；这可能是因为此时的杂散会在环路滤波器周围交叉。 高级功能级别模式下的 PLLatinum Sim 显示了该机制、其中一种是 Fout%Fosc。 如果这是主要机制、那么改善 hte 压摆率实际上可以减少杂散。

    此致、
    Dean
  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Dean：

    感谢您的回复。

    我尝试更改 PFD 频率、它确实有助于将 IBS 杂散降低10dB。 但在平均时间内、它会将相位噪声降低6dB。 那么、我们如何优化它。  

    此外、我还看到了具有100MHz 参考频率的15001、15002和15003MHz 的强 IBS。 对于任何设置、此 IBS 完全不会降低。 您能检查一下我们在这里是否遗漏了任何东西吗？

    谢谢、此致、

    Pradeep

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Pradeep、

    对于 LMX2594、相位检测器通常不直接影响整数边界杂散。

    我想您看到的是、通过降低相位检测器频率、您将减小环路带宽、正是这种较低的环路带宽导致杂散减少。

    Regads、
    Dean
  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Dean：

    那么、您是说、如果我们正确调整环路带宽、那么我们应该实现低 IBS 和良好的相位噪声？

    此外、我还看到了具有100MHz 参考频率的15001、15002和15003MHz 的强 IBS。 对于任何设置、此 IBS 完全不会降低。 您能检查一下我们在这里是否遗漏了任何东西吗？

    谢谢、此致、

    Pradeep

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Pradeep、

    是的。 如果您减小环路带宽、这应该会减少这些杂散。 当您降低电荷泵电流或相位检测器频率时、这会减小环路阻尼宽度。 因此、如果减小的环路带宽确实有帮助、您还可以通过更改环路滤波器组件来设计更低的环路带宽、同时仍保持电荷泵增益和相位检测器增益高、从而减小环路带宽。 但是、请注意、如果环路徽标宽度太窄、VCO 相位噪声会在环路带宽内产生影响。

    此外、您是否了解我们的 PLLatinum Sim 工具(ti.com/PLLATINUMSIM-SW)。 它可以模拟杂散和相位噪声以及我所讨论的所有这些影响。

    此致、
    Dean
  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Dean：

    我们将环路滤波器带宽降低到了50KHz。 我们使用 TI 铂 sim 计算这些值。 我已附上文件供您参考。 因此、我们在大多数频率下获得的 IBS 杂散低于-50 dBc。 但对于15001和15002 MHz、IBS 杂散在-42dBc 左右。 这有什么具体原因吗？ 即使环路滤波器值为280 KHz、我们也观察到了类似的性能。

    e2e.ti.com/.../50KHz-LPF.zip

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Pradeep、

    PLLatinum Sim 是一款用于了解杂散的强大工具、但测量杂散和仿真杂散之间可能存在相当大的差异。 此外、杂散会随设置条件和部件间的不同而有很大差异。

    在本例中、我看到500kHz 杂散预计为-67dBc、仿真表明它主要由 Fvco%Fosc 机制决定。 由于涉及 Fosc、您可能会发现更改输入频率或输入 OSCin 信号的格式可能会帮助您的杂散。 理想情况下、杂散最适合低压但高压摆率较高的信号、如 LVDS。

    仿真表明、减小 hte 环路带宽可提高杂散5dB、但这是理论结果。 50 dBc 的 FAC 和仿真表明-67 DBS 使我认为您可能需要查看 OSCin 信号、并确保这不是这种大的不可弯曲的原因。

    此致、
    Dean
  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Dean：

    借助50KHz 环路带宽和6mA 电荷泵电流、我们能够将 IBS 杂散减少至低于-50dBc。

    但我们会遇到另一个奇怪的问题。 根据我们的要求、我们需要实现200us 的锁定时间。 我们能够在大多数频率下实现该规格。 但是、每当我们将频率更改为11900-12040MHz 之间的任何值时、锁定时间将达到500us。

    我们通过查看锁定检测引脚的关闭周期来测量示波器上的锁定时间。 我已附上 tic pro 和铂 sim 文件供您参考。

    请帮助我们了解此案例。

    e2e.ti.com/.../PLL-test-for-spur.zip

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Pradeep、

    关于杂散、PLLatinum Sim 预测仿真中的整数边界杂散约为-67dBc、但我不确定您看到的优于-50dBc。  理论主导机制为"Fout%Fosc"。  这意味着、如果您的测量结果要差得多、它很可能主要由与 Fout 和 Fosc 的交互作用决定。  对于这个(1)、尝试增加 OSCin 的压摆率、(2)确保 OSCin 频率上的噪声不与 Fout 的上拉电源耦合。

    现在、锁定时间是11.9 - 12.1 GHz、这是第23页底部的数据表中的一个特殊频率范围。  因此、预计锁定时间会增加。

    如果您执行完全辅助、则可以消除它。  

    此致、

    Dean

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Dean：

    因此、根据 TI 建议(对于11.9GHz ~ 12.1GHz 以外的所有频率、VCO_SEL = 7、VCO_DACISET_STRT = 300和 VCO_CAPCTRL_STRT = 183。 对于11.9 ~ 12.1GHz 范围内的频率、用户必须使用 VCO_SEL = 4来进行正确的 VCO 校准。) 我们的锁定时间是否小于200uS、或者我们是否有强制执行完全辅助 VCO 校准？

    如果完全辅助 VCO 校准必须实现小于200us 的锁定时间、那么 完全辅助 VCO 校准的步骤是什么？ 数据表中没有提到 完全辅助 VCO 校准。

    此致、

    Pradeep

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Dean：

    是否有上述查询的更新？？

    此致、

    Pradeep

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Pradeep、

    1. 如果使用部分辅助模式、用户必须使用 VCO_SEL=4。  但是、对于完全辅助、情况并非如此。  即使您告诉部分辅助使用 VCO_SEL=4、它也很可能选择 VCO5。

    如果在11.9 - 12.1 GHz 的频率范围内使用部分辅助功能、锁定时间将会更慢。

    2、 第29页的数据表中简要介绍了全辅助 VCO 校准。  通常、我们的想法是首先获取器件并将其锁定。  然后读回 Rb_VCO_SEL、Rb_VCO_CAPCTRL 和 Rb_VCO_DACISET 的校准设置。  然后、当您下次转至此频率时、强制 VCO_SEL_FORCE=1、VCO_CAPCTRL_FORCE=1、VCO_DACISET_FORCE=1、然后将这些读回值编程到 VCO_SEL、VCO_CAPCTRL 和 VCO_DACISET 中。   

    此外、随附的文档可能会有所帮助。

    e2e.ti.com/.../4403.Fast-frequency-switching-full-assist.pdf

    此致、

    Dean

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Dean：

    最后一个澄清。

    我们使用此 LMX2595 PLL 以1MHz 为步长生成500MHz 至18000MHz 的频率。 因此、在进行完全辅助 VCO 校准时、是否需要读回每1MHz 的值？ 或者、我们是否可以每5或10 MHz 步回读一次？ 因此、请就此提供建议。 如果我每1MHz 读取一次它、那么我们需要回读17500个值、这将是一项艰巨的任务。

    此值是否特定于器件？ 还是所有器件都是相同的？

    我们计划不对11900-12100 MHz 频率的所有其他频率进行辅助校准。 仅当 VCO 频率介于11900-12100MHz 之间时、我们才应使用完全辅助的 VCO 校准。 我希望这项程序不会有任何问题？

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Pradeep、

    1、  如 表5第25页所述、对于全辅助校准、每5 MHz 即可完成一次(最后一封电子邮件我错了、第29页也这样说了)。  此外、您只需读取高达 Fvco=15GHz 的数据。  对于更高的频率、它使用倍频器。

    VCO 校准的回读值是特定于器件的； 您必须读回它们并将其存储在外部存储器中

    3. 您可以针对不同的频率范围组合完全辅助和无辅助。  同样、完全辅助功能是特定于器件的、对于不同器件、一个器件的设置可能不同。

    此致、

    Dean

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Dean：

    感谢您的支持。 这是你们的大力支持。

    此致、

    Pradeep