[参考译文] LMK04828：SYSREF_Divide 的动态数字延迟操作

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/798180/lmk04828-dynamic-digital-delay-operation-of-sysref_divide

器件型号：LMK04828

数据表是指 DDLYD_SYSREF_EN、但不指定什么决定 SYSREF_DIVIDER 上 DDLYD_STEP_CNT 操作的"凸点大小"。

DDLYdx_EN、DDLYD_STEP_CNT 和 DCLKoutx_DDLY_CNTH 和_CNTL 的操作是明确定义和说明的、但没有提到 DD：LYD_SYSREF 函数的确定因素或操作。

6 年多前

0 admin 6 年多前

TI__Guru**** 2595805 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Tim、

一个 DDLYd_STEP_CNT 对应于时钟分配路径频率的单个周期(馈入 SYSREF 数字延迟和时钟分频器块的频率-由 VCO_MUX 选择)。 DDLYD_SYSREF_EN 和 DDLYD_STEP_CNT 的操作在功能上等同于 DDLYdX_EN 和 DDLYD_STEP_CNT 的操作、但_CNTH 和_CNTL 块不存在于 SYSREF 路径上、因此占空比始终为50%(SYSREF 分频器值的±1周期)。因此、如果 SYSREF 从 VCO1派生而 DDLYD_STEP_CNT = 1阶跃、SYSREF 时钟将被 VCO1时钟的一个周期延迟。

设置 DDLYD_SYSREF_EN = 1将影响从 SYSREF 时钟分频器获取输入的所有 SYSREF 相关信号。当 SYSREF_CLKin0_MUX 从 SYSREF_MUX 获取其输入时、以下同步模式会受到 DDLYD_SYSREF_EN 和 DDLYD_STEP_CNT 的影响：重新计时、脉冲发生器和连续模式。当 SYSREF_REQ_EN = 1时、这些相同的模式也会受到影响。

此致、

时钟和时序（参考译文帖）

时钟和时序（参考译文帖）(Read Only)

[参考译文] LMK04828：SYSREF_Divide 的动态数字延迟操作