[参考译文] LMX2594：借助100MHz PFD 和通道分频输出保持同步模式

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/832587/lmx2594-maintaining-sync-mode-with-a-100mhz-pfd-and-channel-divided-outputs

我将推出一款具有100MHz FPD 的设计、该设计需要同步模式并生成~1GHz 至6.4GHz 范围内的输出。 尝试设置4GHz 输出时、我发现在保持与 FPD 的同步模式时无法实现这一点。 由于 IncludedDivide 的分离、N 分频器值降至28的最小值以下。 这似乎意味着大约4GHz (CHDIV=2)的大窗口、在该窗口中、我无法驱动所需的频率、同时在 PLL 上保持整数模式和同步模式。

我想把输入基准除以 FPD、但这个设计必须与其他自身的副本同步、如果基准被除、这是不可能的、因为电路将进入两个或更多相位选项。

我们是否正确解释了这些限制？ 有没有办法可以让我们在同步模式下保持1-6.4GHz 的完整输出范围和100MHz FPD？