Other Parts Discussed in Thread: LMX2492
尊敬的所有人：
我正在使用 LMX2492 EVM 板来测试应用中 PLL 的性能。 我使用外部参考时钟而不是提供的时钟来锁定 PLL 和外部 VCO。 我按照 EVM 参考手册中的说明连接外部基准、并注意断开板载 VCO 以及 VTune 输入与 RFout 的每个电源。 RFout SMA 已直接连接到 PLL Fin 引脚。 我在电路板上安装了一个有源二阶 B 型滤波器、滤波器的输出通过一根导线连接到外部 VCO 的 Vtune 引脚。 滤波器和 VCO 的参数如下：
环路滤波器：B 类2阶(1.9MHz 带宽、40度相位裕度)[根据 PLLatinum Sim 的元件拓扑名称]
运算放大器：AD8065 -> Vs+= 18V、Vs-= GND
C1 = 27pF
C2 = 0.18nF
C3 = 1nF
R2 = 1.2k Ω
R3 = 15 Ω
VCO：
k = 280MHz/V
Cin = 15pF
我已将 PLL N 值编程为60。 我将外部基准频率(由具有非常干净、低杂散输出的高端工作台射频合成器生成)在160MHz 和200MHz 之间进行更改、以使 PLL 锁定到不同的频率(9.6GHz 至12GHz) 除了基准引脚上的几个特定频率之外、它的工作方式也很有魅力。 这些频率为196、197、198和200MHz。 这些频率中发生的情况是、PLL 会进行宽带不一致的 FM 调制、几秒钟后(两次尝试之间的确切时间不是恒定的)、它最终锁定到它应该锁定到的频率。 在197MHz 的具体情况下(11.82GHz)、我无法锁定它、它只输出 FM 调制。 根据 PLL 的基本理论、我不理解这种行为背后的机制、因为它不是振荡、不稳定的响应、而是一个临时不稳定性、然后是正确锁定、 它还仅取决于 PFD 频率、而不取决于其振幅或可能影响其响应的任何其他因素。
此外、如果我关闭并打开基准频率、则在中的任何工作频率上都可能发生或不会发生此 FM 调制和最终锁定(如果发生这种情况、系统最终锁定需要一定量的时间)。
我希望你们能帮我找出这种奇怪行为的原因。
此致、
Alejandro
