This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCLVP111-SP:AC 规格降级

Guru**** 2385930 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/827229/cdclvp111-sp-degraded-ac-specs

器件型号:CDCLVP111-SP

您好!

我想了解一下、当差分输入振幅介于100mV 和500mV 之间时、我们对器件性能是否有任何见解。 这低于 V (ID)的最小规格、但数据表提到器件仍能正常工作、但交流规格降级。 我们希望使用最小输出振幅为250mV 的标准 LVDS 驱动器。

我最感兴趣的交流规格是输出到输出偏斜和抖动。 现在、这些参数的规格非常严格、我们可以让它们降低相当大的质量。

我意识到这是一个灰色区域、但我想问的是:

  1. 当交流规格降级时、所有规格都会降级、或者是否有少数规格受到最严重的影响?


  2. 我们是否知道在低于500mV V (ID)的条件下运行时这些规格会产生多大的杂散? 我们希望将输出偏斜保持在500ps (数据表最大值的10倍)、并将抖动保持在400ps (数据表最大值的500倍)。

谢谢!

此致、
Ryan B.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Ryan、

    我同意这绝对是一个灰色区域。  我希望随着输入振幅减小、抖动会降低、但我没有任何数据可以说明抖动会降低多少。   根据这种下降的程度、它可能会开始影响输出到输出偏斜。 但是、您提到的系统在这些规格方面有很大的裕度。  很抱歉,我不能给出肯定的答案。  我认为这需要在您的特定系统条件下进行测试、包括输入频率。

    谢谢

    Christian