[参考译文] LMX2594：布局和环路滤波器问题

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/866090/lmx2594-question-of-layout-and-loop-filter

 您好、TI 专家、

 我有两个问题：  

 1.对于环路滤波器的布局、我发现 lmx2594演示的放置方式如下：C1、C2、C3、R2、R3、R4 位于 CPout、C4靠近 VTune。 但出于某种原因、我的布局未遵循此布局。我将所有环路滤波 器组件放在 VTune 术语处。此布局是否会影响相位噪声？或者我是否应该参考演示布局？

 我的 PLL 工作频率为10~12.5GHz，我在 PLLATINUM SIM 软件的帮助下设计和优化了滤波器、滤波器如下：C1=0.39nF C2=68nF R2=0.068KΩ C3=2.7nF R3=0 Ω、如果我想在 不考虑时间锁定的情况下获得最佳相位噪声和杂散、该环路是否足够好  但环路需要在高温和低温下保持稳定？因为当我 继续优化并发现结果变化不大。我的 fosc=368.64M、FPD=122.88M、OSC 噪声为：1k：-119dBc/Hz：-133dBc/Hz 1M：-148dBc/Hz。

谢谢。