[参考译文] LMX2594：布局和环路滤波器约为 lmx2594

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/866355/lmx2594-layout-and-loop-filter-about-lmx2594

大家好

 我有两个问题：

 对于环路滤波器的布局、我发现 lmx2594演示 如下：C1、C2、C3、R2、R3、R4 位于 CPout、C4 放置在靠近 VTune 术语的位置。 但出于某种原因、我的布局不允许我遵循此规则。我已将所有环路滤波 器组件放在 VTune 术语中。此布局是否会影响相位噪声？或者我是否必须参考演示布局？

 我的 PLL 工作频率为10~12.5GHz，我在 PLLATINUM SIM 软件的帮助下设计和优化了滤波器、 并实现 了以下滤波器参数：C1=0.39nF C2=68nF R2=3 0.068KΩ C3=2.7nF R3=0 Ω、 如果我想获得最佳相位噪声和最佳杂散、该环路是否足够好 锁定时间、但环路需要在高温和低温下保持稳定？因为当我继续优化并发现结果变化不大。我的振荡器= 368.64M、FPD = 122.88M、振荡器噪声为：1k：-119dBc/Hz 10k：-133dBc/Hz 1M：-148dBc/Hz.I 已 将振荡器噪声考虑在内。

谢谢。