This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE62002EVM:CDCE62002EVM:PLL 锁定在 GUI 软件上、但评估板 PLL 未锁定

Guru**** 2534620 points
Other Parts Discussed in Thread: CDCE62002EVM, CDCE62002

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/815381/cdce62002evm-cdce62002evm-the-pll-is-lock-on-the-gui-software-but-the-eval-board-pll-is-not-locked

器件型号:CDCE62002EVM
主题中讨论的其他器件: CDCE62002

大家好、

我最近购买了 CDCE62002EVM、并尝试生成1000MHz 和500MHz。 我已使用频率规划器设置 CDCE62002 GUI、以便最初在输出端口生成这些频率。 尽管我能够锁定 GUI 软件上的 PLL、但我无法锁定评估板 PLL、并且评估板上的 LED D33关闭。

CDCE62002 GUI 屏幕截图:

评估板图像:

您能否告诉我如何解决此问题并锁定评估板的 PLL?

谢谢、

ED

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ed:

    我将在工作台上尝试一下、很快回来。

    此致、

    Hao

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ed:

    我对该器件不是很熟悉(支持该器件的人员不再是我们的团队)、但我通过将输入更改为晶体输入来锁定默认配置、正如您在 GUI 中所做的那样、选中 PD 框、 并单击"SYNC"和"CALIBRAN"。 我还将输出格式更改为 LVCMOS、并移除了输出0的跳线 JP21。

    我执行了类似的操作、并锁定了1000MHz/500MHz。

    此致、

    Hao

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Hao、

    根据您的建议、我移除了 JP21跳线、点击了"Sync"和"Calibration"、将输出格式更改为 LVCMOS、并写入所有寄存器。 即使 GUI 绿色锁定指示灯亮起、电路板也无法锁定。  我休息一下电路板并完成相同的过程、但运气不好。

    CDCE62002 GUI 屏幕截图:

    评估板:

    我想知道升级固件是否有帮助。 感谢您提供有关如何解决锁定问题的任何建议。

    最棒的

    ED

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ed:

    您的输出是什么样的? 是否根本没有输出、或者是否有输出、但其频率不准确? 能否附加输出的快照?

    此致、

    Hao

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Hao、

    J12端口输出信号是具有1.5Vp-p 的500MHz 正弦波、但 J13端口输出信号是具有40mVp-p 的随机信号 请参阅吹扫屏幕截图。

    请提供建议。

    谢谢、

    ED

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Hao、

    是否有更新?

    ED

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ed:

    很抱歉耽误你的时间、我不在办公室。 我要附上 GUI 和导出的寄存器的屏幕截图:  

    e2e.ti.com/.../CDCE62002_5F00_2019_5F00_07_5F00_08.ini

    我使用了默认环路滤波器设置、并关闭了电路板背面 SW9和 SW10的所有4个引脚。 请尝试使用/不使用跳线等不同的输出格式。

    此致、

    Hao

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Hao、

    我加载了.ini 文件(文件/打开)、关闭了评估板背面 SW9和 SW10的所有四个引脚、并通过单击"写入"按钮写入所有寄存器。 软件 GUI 指示 PFD 和 Gargge 泵已锁定(GUI 锁定 LED 亮起)、但评估板尚未锁定、D33 LED 仍处于关闭状态。

    对于 LVCMOS、J12和 J22的输出显示为1.4Vp-p 500MHz、但无论跳线是否打开、J13和 J23都显示噪声。

    对于 LVDS 和 LVPECL、J12和 J22的输出显示为400 mVp-p 500MHz、但无论跳线是否打开、J13和 J23都显示噪声。

    感谢您提供有关如何锁定评估板的任何建议。

    谢谢、

    ED

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Hao、

    是否有更新?

    ED

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ed:

    我也没有点亮板上的 D33。 我查看了原理图、但无法将其打开。 但是、通过查看示波器和频谱分析仪、我可以看到没有频率漂移的稳定音调、我可以知道它已锁定。

    对于正在工作的500MHz 输出、您是否可以将输出分频器更改为1并查看您是否获得任何结果? 对于1000MHz 输出也是如此、将输出分频器更改为2、看看您是否获得500MHz 的输出。

    此致、

    Hao

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Hao、

    我将 J22输出端口设置为500MHz,将 J23设置为1000MHz,J22输出信号为500MHz,但 J23输出信号再次为噪声:

    输出所在的位置

    要测试评估板 的频率是否低于1、000 MHz、。 我将 J22输出端口设置为500MHz,将 J23设置为333.33 MHz,J22输出信号是500MHz,J23输出信号是333.33 MHz:

    输出所在的位置

    是的、即使 D33锁定 LED 未亮起、评估板也可以将其输出锁定在较低的频率(即500MHz 和333.33MHz 信号)。

    我手中的 CDCE62002EVM 似乎无法以1、000 MHz 的频率锁定。 这可能是制造缺陷吗? 请提供建议。

    谢谢、

    ED

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ed:

    500MHz 与1000MHz 的输出频率不应影响锁定状态、因为当我们说器件 PLL 已锁定时、这意味着 VCO 输出锁定到输入。 500MHz 和1000MHz 之间的唯一区别是输出分频器值不同。 在这两种情况下、PLL 本身都会被锁定。

    我知道不太可能、但这可能是因为您的范围限制? 您是否设置了任何类型的滤波? 您能否尝试改用频谱分析仪验证输出?

    此致、
    Hao

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Hao、

    评估板无法锁定在1、000 MHz 上。

    我将通道1分频器设置为“2”,将通道2分频器设置为“1”,以便 J22输出信号和 J23输出信号频率分别为500MHz 和1000MHz。 重新写入所有寄存器后、J22输出信号为500MHz、但 J23输出信号为噪声:

    输出所在的位置

    为了验证评估板在较低频率下的性能,我将通道2分频器设置为“3”(而不是“1”或“2”),以便评估板可以在 J23输出端口以333.33 MHz 的频率生成信号。 重新写入所有寄存器后、J23输出信号成功生成333.33 MHz 信号:

    输出所在的位置

    如您所见、我拥有的 CDCE62002EVM 板可以生成和锁定1000MHz 以外的任何频率、而您的板也可以锁定在1000MHz。 我想知道我们是否可以得出我的评估板存在制造缺陷的结论、以及我们是否可以进行更换。 请尽快提出建议。

    谢谢、

    ED

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ed:

    要更换评估板、请访问 TI store :https://www.ti.com/store/ti/en/获取帮助

    但是、我无法想象1000MHz 时没有输出的任何原因。 正如我说过的、500MHz 和1000MHz 共享同一个 VCO 内核、因此当一个被锁定时、另一个也被锁定、因此问题不在于 PLL、而在于输出本身。 您能否使用频率规划器尝试一些介于500MHz 和1000MHz 之间的其他频率?

    此致、
    Hao

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Hao、

    我曾尝试生成介于501和999MHz 之间的其他频率、但最初并不幸运。 我打开了.ini 文件并单击了"Calibration"和"Sync"按钮、然后写入了所有寄存器。 在我将示波器输入阻抗切换为50欧姆之前、我仍然会在1000MHz 端口看到有噪声的输出、突然、bingo (示波器显示1000MHz 信号)!

    因此、生成500MHz 及以下的信号对负载失配(1MOhm 和50 Ω)不敏感;但是、生成500MHz 至1000MHz 之间的信号对失配阻抗很敏感、只能与50 Ω 电阻一起工作

    谢谢、

    ED