This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/808473/lmk04832-can-i-exceed-the-maximum-foscin-for-pll2-reference-input-as-stated-in-the-datasheet
是否可以超过数据表中规定的 PLL2基准输入的最大 Foscin。 为什么它的最大频率是500MHz？
感谢您在 E2E 上发帖。 我已将您的职位分配给负责的工程师。 他很快就会回复你。 此致、 通道
您好、奥斯汀、
OSCin 针对较低频率 VCXO 的输入进行了优化、例如122.88MHz；可能会在数据表额定值之外运行、但不太可能。 出于什么目的、您需要 OSCin 来接受>500MHz 的输入时钟？
此致、
我误解了他们打算如何使用芯片、我在 CLKin1上看不到旁路选项、因此它不引用 PLL。
因此、我已经准备好了。 很抱歉耽误你的时间。
不用担心！ 我很高兴你能找到它。
