This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMX2594:SYSREF 功能

Guru**** 2558250 points
Other Parts Discussed in Thread: LMX2594

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/807584/lmx2594-sysref-function

器件型号:LMX2594

大家好、团队、

我对 LMX2594 SYSREF 有疑问。

我们使用如下1)和2)所示。

1) 1)向 SYSREF 输入与 PLL 输出不同步的控制信号

2) 2) PLL_Port_B 输出一个与 PLL 输出同步的无毛刺脉冲控制信号

是否需要1)的控制信号才能获得2)无干扰的控制信号?

例如,Trise/Tfall shoud 在?ps 之内,就像这样。

如果有任何要求、请告诉我。

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Takeo-San:

    sysref 时序和电气要求在第11页中指定。 需要满足设置和保持时间要求。

    此致、
    Hao
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Hao San、

    数据表中对 SYSREF 的要求似乎只是建立时间和保持时间。 如果我们保持这一要求、我是否可以认为 SYSREF 输出不应在信号上产生干扰?
    没有其他要求、如 Trise/Tfall 要求?

    此致、
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Sato-San:

    如图30 (在最新版本的数据表中)所示、SYSREF 输入信号由电路重新计时、而输出 SYSREF 时钟/脉冲实际上是从 VCO 生成的。 因此、没有干扰。
    我认为 SYSREF 输入信号的上升/下降时间不是很关键。