This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828:LMK04828温度漂移问题

Guru**** 2540720 points
Other Parts Discussed in Thread: LMK04828

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/838178/lmk04828-lmk04828-temperature-drift-issue

器件型号:LMK04828

大家好、  

我的客户将 LMK04828用于以下评估场景:

S1和 S2来自信号发生器和相同相位正弦波信号、在测试时、两个 LMK04828 EVM 都设置为0延迟模式。  

当它们同时处于室温时、EVM1和 EVM2的输出根据 OSC 的结果具有相同的相位。  

然而、当为 EVM2提供30'c 的额外热量(即50~60'C)时、EVM2的信号相位的输出与室温下的 EVM1不同。 此外、还发现 EVM2相的输出与输入 S2不同。 但是、每个 EVM2的时钟输出都具有相同的相位输出。

因此、与输入相比、温度漂移似乎会影响输出的相移、尽管一个信号 EVM 上的不同输出时钟是相同的。

这是温度漂移的预期行为吗?

如果客户希望 EVM1和 EVM2在不同温度下工作但在正常工作温度范围内时获得与 S1&S2相同的输出阶段、我们该如何处理?  

期待您的回应! 谢谢!

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Steven、

    它们是在双环路还是单环路中使用 LMK04828?  如果使用双环路、它们是否使用级联或嵌套0延迟?

    将 LMK04828的 CLKIN 基准与输出进行比较的嵌套零延迟将使输入到输出的变化最小。  但是、在双环路模式下、VCXO 的输入阻抗也会影响输入到输出相位的变化。  如果使用这种模式、则可以使用运算放大器来缓冲环路滤波器输出、以便 PLL 电荷泵看到高阻抗负载、并且环路滤波电容器的泄漏很小且是确定性的。

       *如果是这种情况、他们能否告知 VCXO 输入阻抗在整个温度范围内是否一致?

    具有 OSCin 输入的单环路模式使用内部控制良好的集成 VCO 输入阻抗。  在 PLL2的0延迟模式下、我在3.3V 时测量了170ps 的输入到输出变化量。 如果我包含电压变化、则最坏情况会增加到290ps。

    客户看到的变化有多大?

    -

    如果使用双环路、我们可以使用 PLL1 R DLY 和 PLL1 N DLY 寄存器将输入相位转换为输出相位、步长约为200ps。

    在双环路或单环路模式下、您还可以对输出时钟或反馈时钟执行动态数字延迟调整、以使输入到输出的相移尝试保持相位对齐。

    73、
    Timothy

    73、
    Timothy