• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 588 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828：PLL2已解锁

admin
Guru**** 2553450 points
Other Parts Discussed in Thread: LMK04828

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/836342/lmk04828-pll2-unlocked

器件型号：LMK04828

我们遇到的问题与此类似： https://e2e.ti.com/support/clock-and-timing/f/48/t/504694

是否有任何关于导致这种情况的想法？

谢谢、

John

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    板上有两个 LMK04828芯片、它们的编程相同。 其中一个芯片在 PLL2上无法始终锁定、似乎与散热相关、在冷却电路板时会出现问题。

    CPout2上的电压恒定为1.23V。 写入寄存器0x168以强制重新校准不能解决问题。 更改 CP 电流没有帮助。

    参考时钟为10MHz、PLL1以100MHz 运行、PLL2以2.4GHz 运行。

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    校正：PLL1 PFD 的频率为10MHz、VCO 的频率为100MHz、PLL2 PFD 的频率为100MHz、VCO 的频率为2.4GHz。

    我们在两个芯片上都看到了这个问题、因为它在主板中心的芯片上更加普遍(可能是因为它在冷却之前变得更热)。

    PLL1间歇性解锁。

    在美国国家半导体时钟设计工具的指导下、我有环路滤波器：

    PLL1 C1：18nF

    PLL1 C2：820nF

    PLL1 R1：3.9kOhm

    PLL2 C1：56pF

    PLL2 C2：1.8nF

    PLL2 R2： 2.2k Ω

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 John：

    我检查了您的环路滤波器配置、它们看起来很稳定。 我们可以进行寄存器编程吗？ 这将帮助我首先寻找可能直接的解释。

    与链接线程中一样、CPout2稳定这一事实表明 PLL 应指示它已锁定、但电荷泵泄漏或开环模式除外。 当您失去对 PLL1的锁定时、您是否知道 CPout1电压是多少？ 您是否启用了保持模式？

    此致、

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Derek：

    以下是寄存器编程： 

    0x00：0x0010 0x0000 0x0000
0x100：0x0001 0x0044 0x0055 0x0002
0x104：0x0028 0x001b 0x00b2 0x0015
0x108：0x0001 0x0044 0x0055 0x0002
0x10c：0x0028 0x001b 0x00b2 0x0015
0x110：0x0001 0x0044 0x0055 0x0002 0x0002

0x0002 0x0002 0x0000x0002 0x0002 0x0002 0x0001
0x0002 0x0002 0x0002 0x0002 0x0001 0x0002 0x0002 0x0002 0x0002 0x0002 0x0001 0x0002 0x0002 0x0002 0x0002 0x0002 0x0001 0x0002 0x0002 0x0002 0x0002 0x0001 0x0002 0x

0x0028 0x001b 0x00b2 0x0015
0x128：0x0001 0x0044 0x0055 0x0002
0x12c：0x0028 0x001b 0x00b2 0x0015
0x130：0x0001 0x0044 0x0055 0x0002
0x134：0x0028 0x001b 0x00b2 0x0015
0x138：0x000002 0x000C 0x0002 0x0002

0x0002 0x0004 0x000C 0x0002
0x0002 0x0004 0x0002 0x000C 0x0002 0x0004 0x0002 0x000C 0x0002 0x0008 0x000C 0x0002 0x0004 0x0002 0x0002 0x000C 0x0002 0x0002 0x0004 0x0002 0x0004 0x000C 0x0002 0x0002 0x0004 0x000

0x0000 0x0000 0x00c0 0x007f
0x150：0x0003 0x0002 0x0000 0x0000
0x154：0x0001 0x0000 0x0001 0x0000 0x158
：0x0001 0x0000 0x000A 0x001e
0x15c：0x001b 0x000A 0x0000 0x003b
0x160：0x0000 0x0000 0x0001 0x00c4 0x00164 0x0000 0x0000 0x0000 0x00000C 0x0000


0x00000x0008 0x000000 0x0008 0x00000C 0x000000 0x000000 0x0008 0x0008 0x0008 0x00020 0x0000000 0x000C 0x0008 0x000000 0x000000 0x000000 0x0008 0x0008 0x000C 0x0008 0x0008 0x0008 0x0000000 0x000

0x0000 0x0000 0x0000 0x0000
0x0000 0x178：0x0040 0x0000 0x0005 0x0097
0x17c：0x0015 0x0033 0x0000 0x0005
0x180：0x0080 0x0000 0x0002 0x0000
0x184：0x00a0 0x0048 0x0000 0x0000


    对于 PLL1失锁的情况、我还没有 CPout1电压测量值。 已启用跟踪保持模式。 

    感谢您的回答、 
    John
  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    当我通过移除基准信号强制 PLL1解锁时、CPout1会上拉至3.3V。

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 John：

    我不认为我提到过的一点：如果 CPout2电压保持"恒定"、这并不总是一个好的指示 PLL2保持锁定状态的指标。 例如、如果 PLL1的 VCXO 调谐范围为±5kHz (±50ppm)、则 PLL2 VCO 在整个调谐范围内可能会出现±120kHz 的差异、这对应于调谐电压的大约6mV 差异(根据数据表中的 kVCO 估算)。 另一方面、这确实表明 OSCin 连接没有问题、因为如果输入信号中断、CPout2电压将摆动到电源轨。

    我查看了您的寄存器编程、尽管我看到您已启用保持、但您没有启用任何保持条目检测机制、因此您实际上从未进入保持状态。 这是合理的、因为当基准信号被移除时、CPout1被拉至电源轨。 我想这就是为什么 PLL2锁不稳定的原因：只要 PLL1丢失输入信号或从锁中脱落、PLL2就会在 OSCin 相位上看到一个大瞬态。

    保持条目检测位可能提供调试问题的方法。 通过将保持状态输出路由到其中一个状态引脚、HOLDOW_LOS_DET (与 LOS_EN 和 LOS_TIMEOUT 设置耦合)可以帮助指示 LMK04828是否检测到输入信号丢失。 如果输入信号丢失、可能是热循环的问题导致输入连接间歇性故障。

    我还注意到、PLL 环路滤波器在集成 R3/R4设置为2kΩ Ω 的情况下进行编程。 我使用 PLLatinumSim 检查了这些值、发现这会产生显著的峰值、从而使环路的相位裕度降至大约40°。 在温度循环过程中、我怀疑环路滤波器值可能会发生足够大的变化、从而影响环路稳定性。 您应该考虑将 R3/R4分别降低至200Ω Ω；这可以减少峰值、将相位裕度提升至大约50°、并且还可以改善相位噪声。 这可以在软件中进行更改、因此作为快速调试检查很有用、以查看环路稳定性是否与您看到的问题相关。 1.8kΩ 相位裕度与此°相关、并且您可以对环路带宽进行某位限制(600kHz 与680kHz 间的关系)、您还可以将 R2减小至 Ω、这将使您的环路带宽(与 R3/R4变化相结合)高达58 μ V。

    此致、

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Derek：

    感谢您的回答。 我使用 PLLatinum Sim 来设计更强大的 PLL2滤波器(包括降低 R3和 R4的值)、我不再看到 PLL1锁定时 PLL2会解锁。

    现在、我的问题是 PLL1解锁、PLL2解锁它。 发生这种情况时、CPout1被上拉至3.3V。 我怀疑这些解锁是由 Clkin2 (基准 clk)或 OSCin 引脚上的噪声引起的。 您是否有任何提示可以识别这些问题、或其他关于解锁案例原因的想法？

    John

  • 0
    TI__Guru**** 2553450 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    事实证明、从外部振荡器到 OSCin 引脚的线路端接不正确。

    我修复了这个问题、似乎解决了两个 PLL 都解锁的问题。