• 状态 Resolved
  • 已锁定 已锁定
  • 回复 11 回复
  • 订户 0 订户
  • 视图 1164 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04610：LMMK04610：PLL1无法锁定到以 ppm 为负值的基准输入

admin
Guru**** 2502205 points
Other Parts Discussed in Thread: LMK04610

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1164858/lmk04610-lmmk04610-pll1-fails-to-lock-to-a-reference-input-which-is-negative-in-ppm

器件型号：LMK04610

您好！

我遇到的问题是 PLL1锁定到基准输入、该基准输入与当前保持时钟(或之前的基准输入)以 ppm 为单位运行。
下图显示了我的输入、PLL1和保持配置、我正在使用保持功能、其中未勾选 PLL1_HOLDOW_LCKDET_MASK、以确保器件在 PLL 丢失 LO 锁定时切换到保持模式。

该器件可在测试仪触发 LOS 或 ppm 变化时轻松进入保持模式。

对于输入时钟上的任何正 ppm 变化、一旦我将 PLL1_HOLDOW_LOCKDET_SWRST 设置为从 HOLDOVER 启动复位、PLL1就能够锁定。

但是、对于测试仪的任何负 ppm 变化、PLL1很多时候都无法锁定到基准、即使 PLL1_HOLDOW_LOCKDET_SWRST 被设置后、即使输入时钟稳定(负 ppm 变化)

如下图所示、我已启用 PLL1_LOL_NORESET。

PLL1_RC_CLK_EN 标志被禁用。 您能告诉我这项功能是关于什么吗？

请查看并建议我的配置或系统中可能出现的问题。

谢谢、

Vinod

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Vinod：

    要再次检查 VCXO 是否不是问题、您能否使用相同的正 ppm 和负 ppm 幅度检查 VTune 电压？ 如果两个频率偏差之间的电压差非常接近并且 PLL1仍未锁定、则 VCXO 调谐范围会出现问题。 确保在测试时关闭保持模式。

    谢谢、

    Andrea

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Andrea、

    感谢您的响应和指导。

    我已经检查了 VCXO 响应、保持禁用。 在0ppm 输入时钟下、电压读数为1.572v、当我将输入时钟减少1ppm (-ve)时、VCXO 上的电压变为1.562v。 对于-10ppm 的更改、它最终在1.472v 左右。 PLL1大部分时间仍然处于失锁状态、但我可以看到、PLL 有时会被锁定、但会立即失去它、并且它会继续闪烁锁定和失锁之间的状态(可能是"锁定")。

    现在、保持禁用保持模式、我取消勾选 PLL1_NO_RESET 选项、可以看到 PLL 在+ve 和-ve ppm 移动时被锁定。

    启用保持时、我习惯遵循通过 s/w 进行写入的顺序、以使其脱离保持状态。

    1.将0x57写入0x2

    2.将0x57写入0x19

    3.将0x57写入0x11

    4.将0x57写入0x1

    如您所见、该序列中还包含一个 PLL1 SW RST 序列、但即使包含该序列、我也没有锁定 PLL 以实现输入端相同的 ve PPM 变化。

    我怀疑器 件是否在尝试锁定到新的-ve ppm 并立即放弃并返回保持状态后立即进入保持状态。

    如果禁用保持并使 PLL1_NO_RESET 保持未勾选状态以使其正常工作、我会有点困惑、尽管启用保持后我不会获得太多的控制权、但在锁定到新时钟时、我希望有更好的计时、因为它不会偏离旧基准。

    请检查并告诉我您的宝贵建议。

    谢谢、

    Vinod

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Vinod：

    我将在周一的 PST 之前返回给您。

    谢谢、

    Andrea

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Vinod：

    找出解决方案比预期的时间要长一点。 我将尝试在太平洋标准时间星期三之前回答您的问题。 感谢您的理解。

    最棒的

    Andrea

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Vinod：

    首先、如果您希望 PLL1_HOLDOW_LCKDET_MASK 的值为1、请务必检查该值。 当  PLL1_HOLDOW_LCKDET_MASK = 1时、锁定检测对激活保持没有影响(我假设您仅在发生 LOS 事件时才需要保持、而不是在锁定检测时)。 如果您最终具有 LOS、并且基准不会偏离旧基准太远、则此操作应仅激活保持。  

    此外、只要您处于指定窗口之外一段时间、PLL1 DLD 就会报告解锁情况、而您的窗口大小太小、使用1.2288MHz f_pd、计数器大小太大。 如果您使用数据表第116页中的信息、您将看到您的最小锁定时间至少为3s、这太高、并且您的 ppm 基本上为零。 请注意、您的计数器最终为32 x 115200 = 3686400、因为您已勾选 PLL1_LCKDET_BY_32。

    我建议   将窗口大小设为40ns、并勾选 PLL1_LCKDET_By _32、使您的计数器大小设为9830。

    祝你好运、

    Andrea

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Andrea、

    感谢您的再次光临。

    在项目开始时、配置为 PLL1_HOLDOW_LCKDET_MASK = 1、方案仅取决于 LOS。
    此外、窗口大小和计数器大小分别为40ns 和16356。
    这样、我们就可以快速锁定 PLL1、但 PLL1+PLL2组合在一起需要更长的时间才能实现输入基准时钟的频率锁定(所需的 ppm 容差为~2ppb)。
    此时、由于用于传输的时钟不稳定、链路伙伴报告了链路的上升和下降、因为它在 SerDes 中看到了太多错误。
    这将在我们的末尾再次导致链路断开事件、这将在环路中发生。

    为了缓解此问题、我们根据 TI 的建议对设置进行了两次更改。
    首先、请参阅下面的响应：

    (二

    我认为、LMK04610在使用 LOS_EN 进入保持模式时存在问题、因为可能存在恢复信号、但 PLL1需要很长时间才能锁定恢复的信号。
    您可以尝试使用 PLL1_DLD 使能(PLL1_HOLDove_LCKDET _MASK -> 0)进入保持模式、它跳转至保持模式一次、它看到 PLL1处于解锁状态(PLL1 LD = 0)。

    (二

    此外、建议严格设置 ppm 以使其保持稳定。
    进行这些更改后、时钟足够稳定、以便链路伙伴能够消除数据错误并声明稳定的链路连接。

    现在、您的建议正是要求我恢复我认为不适合我的更改。
    对于您的建议、我有以下问题、

    如果我们放松 PLL1窗口比较器、会对时钟输出 ppm 产生什么影响？

    2.当由于 LOL 事件使 PLL1复位时、从 PLL1到 VCXO 的 VC 控制电压输出是多少？
      这是为了了解我是否可以禁用保持、因为保持在我的系统中没有任何用途。

    请告诉我您的建议。

    谢谢、
    Vinod

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Vinod、我将在本周结束前回来。 感谢您的耐心等待。

    最棒的

    Andrea

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Vinod：

    请在下面找到您的问题的答案：

    1) 1)通过放松 PLL1窗口比较器、这意味着为 PLL 提供了一个较小的误差窗口、以表示频率已足够关闭并将其视为已锁定。 因此、这将导致 PLL 花费更长的时间锁定、从而使时钟输出显示为正确的时间更长。 总体而言、ppm 越小、输出达到所需频率所需的时间就越长；ppm 越大、输出处于正确频率的速度就越快。

    2) 2)当不存在保持且发生 LOS 事件时、基准信号变为0、这将导致 PLL 尝试匹配0Hz 频率。 由于 VCO 具有的频率范围限制、并且0Hz 的频率始终超出该范围、PLL 永远不会锁定。 这将导致 VC 为0V 或 Vcc (取决于您的 VCXO 增益是正还是负)。

    希望这能解答您的问题。

    最棒的

    Andrea

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Andrea：

    我想更清楚地说明以下几点。

    "总的来说、ppm 越小、输出达到所需频率所需的时间就越长；ppm 越大、输出处于正确频率的速度就越快。"
    [Vinod：]这是否意味着当 PLL1 ppm 保持更宽时、从 PLL2合成器得出的输出频率将更快地达到所需的 ppm 容差(严格要求<10ppb)？ 就 ppm 而言、PLL2合成器的输出时钟稳定性与 PLL1 ppm 锁定设置之间有何关系？

    "这将导致 VC 为0V 或 Vcc (取决于您的 VCXO 增益是正还是负)"
    [Vinod：]我认为这意味着时钟锁定的时间更长也会在这里受到影响。

    谢谢、
    Vinod

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Vinod：

    我稍后会回来。

    谢谢、

    Andrea

  • 0
    TI__Guru**** 2502205 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Vinod：

    [引用 userid="78268" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1164858/lmk04610-lmmk04610-pll1-fails-to-lock-to-a-reference-input-which-is-negative-in-ppm/4395883 #4395883"]这是否意味着当 PLL1 ppm 保持更宽时、从 PLL2合成器得出的输出频率将更快地达到所需的 ppm 容差(严格要求<10ppb)？ [/报价]

    否 达到所需频率(下图中的 x)所需的时间与窗口大小或锁定计数无关；因此、输出频率不一定比基准频率低10ppb、因为 PLL1 ppm 的速度由变量决定。

    [引用 userid="78268" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1164858/lmk04610-lmmk04610-pll1-fails-to-lock-to-a-reference-input-which-is-negative-in-ppm/4395883 #4395883"]从 ppm 到 PLL1 ppm 锁定设置、PLL2合成器的输出时钟稳定性有何关系？[/quot]

    时钟稳定性和 PLL1 ppm 锁定设置之间没有关系。 锁定设置源自窗口大小和锁定计数变量、因此、例如、如果增大窗口大小、PPL1将更快锁定、因为您需要增大与参考 PLL1反馈信号的接近程度。 因此、在非常宽的窗口尺寸下、您可能处于锁定状态、但这并不意味着您的时钟输出是稳定的。 在上图中、如果振荡的峰值落在窗口内、这意味着 PLL1被锁定(或遵循 PLL1ppm 锁定设置)、但您的信号由于振荡而不稳定。

    [引用 userid="78268" URL"~/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1164858/lmk04610-lmmk04610-pll1-fails-to-lock-to-a-reference-input-which-is-negative-in-ppm/4395883 #4395883"]我认为这意味着时钟锁定的时间更长也将是代价。

    假设您确实关闭了保持、信号丢失、但稍后重新恢复、这是正确的。 由于您是0或 Vcc、因此与来自保持调谐电压的频率相比、达到正确频率所需的时间会更长(该电压将更接近所需的值)。

    希望这对您有所帮助。

    祝你好运、

    Andrea