大家好、
我的客户正在使用此器件来支持 ADC PHY FPGA 时钟。 他们有以下问题、
1. Y0是否可以 与输入时钟(XIN 或 REF)频率和相位相同?
Y1-Y4的频率也可以与100MHz 相同、与输入时钟相比、这四个不同通道的相位延迟如何? 它们是否可以是相同的相位? 谢谢。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
大家好、
我的客户正在使用此器件来支持 ADC PHY FPGA 时钟。 他们有以下问题、
1. Y0是否可以 与输入时钟(XIN 或 REF)频率和相位相同?
Y1-Y4的频率也可以与100MHz 相同、与输入时钟相比、这四个不同通道的相位延迟如何? 它们是否可以是相同的相位? 谢谢。
如果客户需要4个以上的输出、您可以使用时钟缓冲器将其扇出。 下面是缓冲器选择指南:
http://www.ti.com/clocks-timing/buffers/products.html
此致、
Hao